CRC校验码并行计算的FPGA实现.pdfVIP

第21卷 第3期 重 庆 工 学 院 学 报(自然科学版) 2O07年 3月 V01．21 No．3 Journal0fQl卿 IlgInstituteofTechnology(NaturalScienceEdition) Mar．200r7 【电子与自动化】 CRC码的FPGA实现。 叶 懋，刘宇红，刘 桥 (贵州大学 电子科学系，贵阳 550025) 摘要：介绍了循环冗余校验CRC算法原理和校验规则，分析了CRC校验码的具体计算过程，并以 CRC一16为例，给出了使用硬件描述语言VerilogHDL来实现CRC一16的部分源程序，它既是校验 码的生成器，也是待校验数据的校验器，对该例进行仿真并给出综合结果，最终可以在现场可编 程门阵列(rrCA)上实现，其工作频率可达400MHz． 关 键 词：循环冗余校验；VerilogHDL；FI~A 中图分类号：珊 1 文献标识码：A 文章编号：1671—092}4(2007『)03一OO85—03 ImplementationofCRCBasedonFPGA YEMao，LILTYu—hong，L1UQiao (Department0fElectronicScience，Gllizh叩University，Gulyan85500 ，CKlla) Ahs~act： paperintroducesthea dlIll，theoryandc11ecli【Ilg 。璐0fCRC，analyzesthec0nl- putationalprocessofCRC。takesCRC-I6asanexampleandgivessomeofthetK~lceprogram ofhardw81~ descripfi0n】an la Verilog}玎DLtoachieveCRC-16．Itisnotonlythegeneratorofcheckcodesbutalsothe paritycheckerofdatawaitiI1gforchecking．Thispaper Vestheresultofemulationandsynthesisoftheac- ample，whichCallberealizedinfieMprogrmmmblegatearray( )withaworkfrequencyupto400 Ilm z． Keywords：CRC：VerilogHDL；玎】(；A 很好的手段．本文中讨论 CRC码的Flea实现，借助H)A 0 引言 工具和硬件描述语言的设计方法对这种算法进行验证和 实现 ． 在数字通信及测控领域广泛存在应用到校验码和纠 错码的实例．在实际的通信信道上传输数字信号时，由于 1 CRC校验的原理 信道传输特性不理想以及加性噪声的影响，接收端所收到 的数字信号不可避免的会发生错误．因此，人们在信道编 1．1 CRC的一般原理 码和信源编码方面做了大量的工作来降低误码率．CRC码 CRc校验的基本思想是利用线性编码理论，串行传送 (CyclicRedl yCheck)即循环冗余校验码，是一种实现 的信息肼()是一串矗位二进制序列，在它被发送的同时， 简单、校验能力很强、在串行通信中广泛采用的校验编码， 被一个先选择的 “生成多项式”相除，“生成多项式”长 r+ 被广泛使用在各种数据校验应用中．CRC码 占用系统资源 1位，相除后得到r位的余数就是校验位，它拼接到原矗位 少，用软硬件均能实现，是进行数据传输差错检测的一种