H.264标准二进制算术编码IP核设计.pdfVIP

皿Chlni】【a国nI集tegr成ated电Cri路cuit 设计 H一264标准=进制算术编码_P核设计 陈传东，何明华，王仁平 (福州大学 微电子系，福建 福州 350002) 摘要：设计了一款基于H．264二进制算术编码算法IP核。针对该算法硬件实现特点，对其算法结构进 行特别优化，并在VerilogHDL实现过程中，以JM86源代码为模型进行功能验证。在TSMC0．18lam工 艺下，达到频率200MHz，面积 0．027mm，能够满足实际应用要求。 关键词：IP核 二进制算术编码 H．264 中图分类号：TN43 esignofBinaryArithmeticCodingIP CoreforH．264 CHEN Chuan-dong HEMing-hua WANG Ren-ping (DepartmentofMicroelectronics，FuzhouUniversity，Fuzhou，Fujian，350002，China) Abstract： ThispaperpresentsthebinaryarithmeticcodingIPcorebasedonH．264．Dependingonthecharacteristic ofhradwraeaccelerator，thispaperpresentstheoptimizedarchitectureforbinaryarithmeticcoding．Therachitectureis describedbyVerilogHDLandtestedbyJM86．Thewholesystem isupto200MHZfrequencybyadoptingTSMC 0．I8 m celllibrary，andisabletoachievetherequirementofpracticalapplication． KeyW ord：IPcore，binaryarithmeticcoding，H．264 EEACC：1205 1 引言 要的意义 。 本文基于H．246 的二进制算术编码算法，针对 H．264是新一代视频压缩编码标准f1]，目前业界 硬件实现特点，对算法进行特别优化，对输出数据进 关于H．264的解决方案，达成了一个共识：在编解码 行重整，采用 VerilogHDL进行电路描述，以H．246 系统中，速度瓶颈部分通过硬件加速器解 决。 官方JM86源代码为功能验证模型，设计了一款 IP CABAC中的二进制算术编码算法复杂，软件实现占 核 。 用较多 CPU资源，是整个编码器的速度瓶颈之一。 使用TSMC0．18 m工艺库 ，在时钟频率约束 因此对二进制算术编码 IP核进行研究具有比较重 为200MHz情况下，占用面积为0．027mm2，能够满 基金项 目：福建省 自然科学基金重点项目(2007J0003)；福建省新世纪优秀人才支持计划项 目(XSJRC2007—26) h什n．1l~mmu im 叠n nm L—一设计 巾国集成 电路 China Integrated C ircuit 足实际应用要求，可以作为SOC的IP软核，被嵌入 表示，小概率符号 (LPS)的概率记为P 。根据以上 到整个 H．264编码芯片中。 设置，把编码区间R分为两个子区间，l~ptb概率符 号区间RⅡs和大概率符号区间R脯3【】。其中，小概率 2 算法介绍 符号区间长度R峭和大概率符号区间长度R 计算