2006下学期B卷答卷.doc

杭州电子科技大学学生考试卷 （ B ）卷 考试课程 EDA技术与VHDL 考试日期 年 月 日 成 绩 参考答卷 课程号 教师号 任课教师姓名 考生姓名 学号（8位） 年级 专业 一、选择题：（20分） 大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是：___D__ A. CPLD是基于查找表结构的可编程逻辑器件 B. CPLD即是现场可编程逻辑器件的英文简称 C. 早期的CPLD是从FPGA的结构扩展而来 D. 在Xilinx公司生产的器件中，XC9500系列属CPLD结构 基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：_________D A．①②③④ B.②①④③ C．④③②① D．②④③① IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于固IP的正确描述为：__________D A．提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路 B．提供设计的最总产品——模型库 C．以可执行文件的形式提交用户，完成了综合的功能块 D．都不是 下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________B A．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计 B．原理图输入设计方法一般是一种自底向上的设计方法 C．原理图输入设计方法无法对电路进行功能描述 D．原理图输入设计方法不适合进行层次化设计 在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是：_______D A．PROCESS为一无限循环语句 B．敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动 C．当前进程中声明的变量不可用于其他进程 D．进程由说明语句部分、并行语句部分和敏感信号参数表三部分组成 对于信号和变量的说法，哪一个是不正确的：_________A A．信号用于作为进程中局部数据存储单元 B．变量的赋值是立即完成的 C．信号在整个结构体内的任何地方都能适用 D．变量和信号的赋值符号不一样 下列状态机的状态编码，_________方式有“输出速度快、难以有效控制非法状态出现”这个特点。A A．状态位直接输出型编码 B．一位热码编码 C．顺序编码 D．格雷编码 VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：_______D A．IEEE库 B．VITAL库 C．STD库 D．WORK工作库 下列4个VHDL标识符中正确的是：_______B A．10#128# B．16#E#E1 C．74HC124 D．X_16 10．下列语句中，不属于并行语句的是：_______B A．进程语句 B．CASE语句 C．元件例化语句 D．WHEN…ELSE…语句 二、EDA名词解释（10分） 写出下列缩写的中文（或者英文）含义： ASIC 专用集成电路 FPGA 现场可编程门阵列 IP 知识产权核（软件包） JTAG 联合测试行动小组 HDL 硬件描述语言 第1页 共5页 三、VHDL程序填空：（10分） 以下程序是一个BCD码表示0～99计数器的VHDL描述，试补充完整。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt100b is port( clk, rst, en : in std_logic; cq : out std_logic_vector(7 downto 0); -- 计数输出 cout: out std_logic); -- 进位输出 end entity cnt100b; architecture bhv of cnt100b is begin process (clk, rst, en) variable cqi : std_logic_vector(7 downto 0); begin if rst = 1 then cqi := (others = ‘0’); -- 计数器清零复位 else if clk’event and clk = ‘1’ then -- 上升沿判断 if en = 1 then if cqi(3 downto 0) 1001 then -- 比较低4位 cqi := cqi + 1; --