42 组合逻辑电路的设计.PPT

1) l≤n的情况 l为函数的输入变量数，n为选用的MUX的地址输入端数。 当l=n时，只要将函数的输入变量A、B、C、…依次接到MUX的地址输入端，根据函数F所需要的最小项，确定MUX中Di的值(0或1)即可；当l＜n时，将MUX的高位地址输入端不用(接0或1)，其余同上。 【例 4-6】 试用8选1MUX实现逻辑函数： 解：首先求出F的最小项表达式。  将F填入K图，如图4 - 21所示，根据K图可得 当采用8选1 MUX时，有 令A2=A,A1=B，A0=C，且令D1=D2=D3=D4=D5=D7=1，D0=D6=0则有Y=(ABC)mＴ= m(1, 2, 3, 4, 5, 7)，故F=Y。用8选1MUX实现函数F的逻辑图如图4-22所示。 图 4 – 21 例4 - 6之K图 图 4-22 例4 - 6之逻辑图 需要注意的是，因为函数F中各最小项的标号是按A、B、C的权为4、2、1写出的，因此A、B、C必须依次加到A2、A1、 A0端。 2) l＞n的情况 当逻辑函数的变量数l大于MUX的地址输入端数n时，不能采用上面所述的简单方法。如果从l个输入变量中选择n个直接作为MUX的地址输入，那么，多余的(l-n)个变量就要反映到MUX的数据输入Di端，即Di是多余输入变量的函数，简称余函数。因此设计的关键是如何求出函数Di。  确定余函数Di可以采用代数法或降维K图法。 【例 4-7】 试用4选1MUX实现三变量函数： 解：  ① 首先选择地址输入，令A1A0=AB，则多余输入变量为C，余函数Di=f(c)。  ② 确定余函数Di。  用代数法将F的表达式变换为与Y相应的形式： 将F与Y对照可得 图 4 – 23 例4 - 7之逻辑图 n变量的逻辑函数，可以用n维(即n变量)K图表示，也可以用(n-1)、(n-2)、…维K图表示，这种(n-1)、(n-2)、…维K图称为降维K图。  例4-7中的三变量逻辑函数F可以用图4 -24(a)三变量K图表示，也可以用图(b)所示的以A、B为变量，C为引入变量的二维K图表示。降维的方法是在图(a)中先求出在AB各组取值下F与C变量之间的函数关系，然后将它们分别填入图(b)的降维K图中。从图(b)中看出，该K图中除了填0、1外，还填入了变量C、 ，因此它又称为引入变量K图。如果选择4选1MUX的地址输入A1A0=AB，将图(c)所示Y的K图和图(b)F的K图相对照， 则很容易求出多余函数： 为了减少画K图的次数，也可以直接在F的三变量K图上求出余函数Di。例如在图4 - 24(d)F 的K图中选择AB=A1A0，则AB变量(即地址变量)按其组合可直接将F的K图划分为四个子K图，如图(d)中虚线所示。每个子K图所对应的函数就是余函数Di，它们仅与多余输入变量C有关，即Di=f(C)。在各子K图上直接化简，便可求出余函数Di的值：D0=1,D1=C, D2=C, D3=0。可见，后面这种方法更加简便，其求解步骤归纳如下： ① 画出函数F的K图。  ② 选择地址输入。  ③ 在F的K图上确定余函数Di的范围。  ④ 求余函数Di。  ⑤ 画出逻辑图。 图 4-24 例4-7卡诺图法 【例4-8】试用8选1MUX实现逻辑函数： ① 画出F的四变量K图如图4 - 25(a)所示。 图 4 – 25 例 4 - 8在F之K图上确定Di ② 选择地址变量，确定余函数Di。 原则上，地址变量的选择是任意的，但选择合适了才能使电路简化。  若选择A2A1A0=ABC，则引入变量为D。  在图4-25(a)F之K图上，确定8选1MUX数据输入Di的范围，如图(a)中虚线所示。化简各子K图求得余函数为：D0=D, D1=0, D2=1,D3=D, D4=D, D5=0, D6=1, D7=D，函数F可表示为 其逻辑图如图4 - 26(a)所示。 图 4 – 26 例4 - 8的逻辑图 比较图4 - 26(a)和(b)可看出，显然选择A、C、D为地址变量时电路简单，其数据输入可以不附加任何门。因此，为了在产生余函数时不附加门电路或尽量少附加门电路，通常要将各种地址选择方案进行比较，这样做是比较麻烦的。比较简单的方法是观察F的K图或将F化简，从F的输入变量中选择出现比较多的输入变量加到地址输入端，这样就能简化电路。 2. 数据选