微处理器(c).ppt

2.3 高档微处理器 2.3.1 80386微处理器 2.3.2 Pentium微处理器 返 回 2.3.1 80386微处理器 主要特点 内部结构 内部寄存器 三种工作方式 8086的存储器管理 80386微处理器的主要特点 采用全32位结构，其内部寄存器、ALU和操作是32位，数据线和地址线均为32位 提供32位外部总线接口，最大数据传输率为32MB/s，具有自动切换数据总线宽度的功能 具有片内集成的存储器管理部件MMU，可支持虚拟存储和特权保护，虚拟存储器空间可达64太字节（TB） 具有实地址方式、保护方式和虚拟8086方式3种工作方式 采用了比8086更先进的流水线结构，使其能高效、并行地完成取指、译码、执行和存储管理功能 (指令队列16字节长） 返 回 80386的内部结构 总线接口部件（BIU） 指令预取部件（IPU） 指令译码部件（IDU） 指令执行部件（EU） 分段部件（SU） 分页部件（PU） 返 回 总线接口部件（BIU） 微处理器与系统的接口 其功能是：在取指令、取数据、分段部件请求和分页部件请求时，有效地满足微处理器对外部总线的传输要求。 BIU能接收多个内部总线请求，并且能按优先权加以选择，最大限度地利用所提供的总线宽度，为这些请求服务。 指令预取部件（IPU） 职责是从存储器预先取出指令 有一个能容纳16条指令的队列 指令译码部件（IDU） 职责是从预取部件的指令队列中取出指令字节，对它们进行译码后存入自身的已译码指令队列中，并且作好供执行部件处理的准备工作。 如果在预译码时发现是转移指令，可提前通知总线接口部件BIU去取目标地址中的指令，取代原预取队列中的顺序指令。 指令执行部件（EU） 由控制部件、数据处理部件和保护测试部件组成。 控制部件中包含着控制ROM、译码电路等微程序驱动机构。 数据处理部件中有8个32位通用寄存器、算术逻辑运算器ALU、一个64位桶形移位器、一个乘除法器和专用的控制逻辑，它负责执行控制部件所选择的数据操作。 保护测试部件用于微程序控制下，执行所有静态的与段有关的违章检验。执行部件EU中还设有一条附加的32位的内部总线及专门的总线控制逻辑，以确保指令的正确完成。 分段部件（SU） 作用是应执行部件的请求，把逻辑地址转换成线性地址。 在完成地址转换的同时还执行总线周期的分段合法性检验。 该部件可以实现任务之间的隔离，也可以实现指令和数据区的再定位。 分段部件SU和分页部件PU统称为存储器管理部件MMU（Memory Management Unit） 分页部件（PU） 作用是把由分段部件产生的线性地址转换成物理地址，并且要检验访问是否与页属性相符合。 为了加快线性地址到物理地址的转换速度，80386内设有一个页描述符高速缓冲存储器（TLB），其中可以存储32项页描述符，使得在地址转换期间，大多数情况下不需要到内存中查页目录表和页表。 试验证明TLB的命中率可达98％。 对于在TLB内没有命中的地址转换，80386设有硬件查表功能，从而缓解了因查表引起的速度下降问题。 系统总线 分段部件SU 分页部件PU 执行部件EU 预取部件IPU 译码部件IDU 总线部件BIU 线性地址 译码指令 数据（操作和结果） 有效地址 物理地址 32位 指令字节 指令 80386功能结构简图 有效地址总线 有效地址总线 移位地址 加法器 乘/除 寄存器栈 状态 标志 ALU控制 保护检 测部件 控制 控制 ROM 译码和 定序 位移总线 指令和 译码 两个译码 指令队列 指令预译码 内部控 制总线 分段部件 输入 加法器 描述符 寄存器 界限和属 性PLA 分页部件 加法器 页面超高 速缓存器 控制和特 性PLA 预取器 界限 检测器 指令预取 16字节 指令队列 指令流 线性地址总线 请求 特权 地址 驱动器 流水线 I/O总线 宽度控制 多路 收发器 取代码取页数 物理地址总线 控制 总线控制 HOLD,INTR, NMI,ERROR BUSY,HLDA, RESET BE0～BE3 A2～A3 M/IO,D/C, W/R,LOCK, ADS,NA, BSIG,READY D0～D3 32 32 32 32 34 ALU总线 32 32 80386的内部结构图 返 回 80386内部寄存器 通用寄存器 段寄存器 系统地址寄存器 指针和标志寄存器 控制寄存器 调试寄存器 测试寄存器 通用寄存器 8个32位的通用寄存器，是由8088/8086/80286的相应16位通用寄存器扩展成32位而成。 名字分别是：EAX，EBX，ECX，EDX，ESI，EDI，EBP，ESP。每个32位寄存器的16位可单独