、半导体存储器.ppt

7.3 可编程逻辑器件PLD §7.3.1 可编程逻辑器件PLD概述 请同学们动动笔！ 题目：用PROM实现全加器 二、PLD的逻辑符号表示方法 1.输入缓冲器表示方法 A A A 2.与门和或门的表示方法 A B C D F1 固定连接 编程连接 F1=A?B?C A B C D F2 F2=B+C+D PLD具有较大的与或阵列，逻辑图的 画法与传统的画法有所不同 下图列出了连接的三种特殊情况: 1.输入全编程，输出为0。 2.也可简单地对应的与门中画叉，因此E=D。 3.乘积项与任何输入信号都没有接通，相当与门输出为1。 注：F=1将导致关断其它乘积项的输出。 下图给出最简单的PROM电路图，右图是左图的简化形式。 实现的函数为： 固定连接点 （与） 编程连接点 （或） 链接 A1A0 A1A0 A1A0 A1A0 A1 A0 D3 D2 D1 D0 GND 译 码 器 K: 输出控制端 W3 W0 W2 W1 PROM 一次可编程 PROM 返回 三、PLD的分类 （1）与固定、或编程：ROM和PROM （2）与或全编程：PLA （3）与编程、或固定：PAL、GAL等 1.与固定、或编程：与阵列全固定，即全译码；ROM和PROM PLD基本结构大致相同，根据与或阵列是否可编程分为三类： 2.与、或全编程： 代表器件是PLA（Programmable Logic Array），下图给出了PLA的阵列结构，在PLD中，它的灵活性最高。由于与或阵列均能编程的特点，在实现函数时，只需形成所需的乘积项，使阵列规模比PROM小得多。 3.与编程、或固定：代表器件PAL（Programmable Array Logic） 和GAL（Generic Array Logic）。， 这种结构中，或阵列固定若干个乘积项输出，见下图。 　　依据：ROM是由与阵列和或阵列组成的组合逻辑电路。 　　１．将与阵列地址端A0～An当作逻辑函数的输入变量，则可在地址译码器输出端（即字线）上产生全部最小项； 　　２．或阵列的输出（位线）是将与之相连字线上的信息相或以后作为输出的，因此在数据输出端可获得有关最小项相或的表达式。 　　结论：ROM有几个数据输出端，即可获得几个逻辑函数的输出。 　　方法：列出函数的真值表，直接画出存储矩阵的阵列图。 ？ 回顾与思考：译码器实现组合逻辑函数的方法及步骤？ 7.3.2用PROM实现组合逻辑函数 例7-1 用PROM构成一个码型转换器，将4位二进制码B3B2B1B0转换成循环码G3G2G1G0。 表7-4-2 二进制码转换为循环码的真值表 0 0 0 1 W15 1 1 1 1 1 0 0 1 W14 0 1 1 1 1 1 0 1 W13 1 0 1 1 0 1 0 1 W12 0 0 1 1 0 1 1 1 W11 1 1 0 1 1 1 1 1 W10 0 1 0 1 1 0 1 1 W9 1 0 0 1 0 0 1 1 W8 0 0 0 1 0 0 1 0 W7 1 1 1 0 1 0 1 0 W6 0 1 1 0 1 1 1 0 W5 1 0 1 0 0 1 1 0 W4 0 0 1 0 0 1 0 0 W3 1 1 0 0 1 1 0 0 W2 0 1 0 0 1 0 0 0 W1 1 0 0 0 0 0 0 0 W0 0 0 0 0 G0 G1 G2 G3 Wi B0 B1 B2 B3 图7-4-9 用PROM实现二进制码到循环码的转换 1 1 ≥1 A3 A2 W0 W1 W2 W3 G3 G2 G1 G0 ( a ) 未编程的16×4位PROM 1 1 A1 A0 ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● ● Y3 Y2 Y1 Y0 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15 × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × × ≥1 ≥1 ≥1 ( b ) 编程后的或阵列 ≥1 W0 W1 W2 W3 G3 G2 G1 G0 Y3 Y2 Y1 Y0 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15 × × × × × × × × × × × × × × × × × × ×