第三篇 存储器系统.ppt

第二章 存储器系统 概述 常用半导体存储器芯片介绍 主存储器设计 新型半导体存储器 现代微机系统的内存管理 第一节 概述 微机系统的存储结构 寄存器——位于CPU中,速度最快,数量有限 主存——由半导体存储器(ROM/RAM)构成 外存储器——容量很大,而存取速度比主存要慢得多,存储各种程序和数据,还用作虚拟存储器的硬件支持. 高速缓存(CACHE)——由一级缓存和二级缓存构成，装载当前用得最多的程序或数据，使CPU能以最快的速度工作. 第二节 常用半导体存储器芯片介绍 一、常用的RAM芯片 SRAM是静态RAM,接口简单,状态稳定,速度高,但集成度低,成本高,功耗大,一般用于高速缓存器、小容量的内存系统. DRAM是动态RAM,需要刷新电路对存储单元进行定时刷新, DRAM比SRAM集成度高,功耗小,位价格低,一般用它组成大容量的内存系统. IRAM是在一个硅片上集成了存储阵列、动态刷新电路、仲裁和控制逻辑等部件,因而它与CPU的接口非常简单. 二、常用的ROM芯片 掩膜ROM——由制造厂家固化内容,不可修改 PROM——由用户固化内容,但不可修改 EPROM——紫外线擦除,再用电重写 EEPROM——在线电擦除与电改写,可以字节擦写、块擦写和整片擦写 Flash M——能整块擦除或局部擦除,兼有ROM和RAM两者的性能,又有DRAM的高密度，其写入速度类似于RAM,掉电后内容不丢失的大容量存储器 三、半导体存储器的性能指标 存储容量=字数×字长(bit) 存取速度——读/写一次存储器所需要的时间,微机内存读写时间一般在十纳秒以内,而高速缓冲存储器（Cache）的存取速度更快. 可靠性——平均无故障时间MTBF. 性能价格比——性能主要包括存储器容量、存储周期和可靠性三项内容。性能价格比是一个综合性指标,常以每位价格来描述,对于不同的存储器有不同的要求. 四、存储器芯片的外部引脚 地址线——地址线的多少决定了该芯片有多少个存储单元，如：SRAM的6264芯片，有13条地址线，表明该芯片可寻址213=8192（8K）个存储单元，在与系统连接时，这13条地址线通常接到系统地址总线的低13位上，以便CPU能够寻址芯片上的各个单元。 数据线——数据线通常是双向的,数据线的多少决定了芯片上每个存储单元的二进制位数。如：6264芯片有8条数据线,表明6264芯片内每个存储单元中可以存储8位二进制信息.系统连接时，芯片的数据线与系统的数据总线相连,当CPU访问该芯片上的某个存储单元时,输出或输入的数据都是通过数据线传送的. 控制信号——控制信号主要包括读写控制、编程控制,以及片选信号,片选有效时,允许对该芯片进行访问操作,该控制端一般与系统的高位地址线相关联,连接时有多种处理方法：全译码、部分译码、线选法等. 第三节 主存储器设计 根据主存储器的容量、速度、成本等因素选用合适的芯片. 根据内存的地址分配连接地址线. 片选端的处理——全译码法,部分译码法,线选法. 通过地址总线、数据总线、控制总线与CPU连接 存储容量扩充——位扩充和字扩充 存储器与CPU的连接 ⑴ 位扩充 ⑵ 字扩充(地址扩充) ⑶ 译码电路① 门电路译码 ② 全译码 全译码地址计算 ③ 部分译码 部分译码地址计算 ④ 线选译码 线选译码地址计算 只用少数几根高位地址线进行芯片的译码,每根负责选中一个芯片 地址重复,地址空间严重浪费 多个存储单元共用的存储地址不应使用 如上例的A14 A13＝00的情况不能出现,所以， 00000H～01FFFH 的地址不能使用 存储器与CPU的连接 地址分析 16K存储器芯片的地址为14位，而64K存储器的地址码有16位。连接时，各芯片的14位地址线可直接接地址总线的A0～A13,而地址总线的A15，A14则接到2-4译码器的输入端，其输出端的4根选择线分别接到4片芯片的片选CS端。作系统连接图： 各芯片的地址范围： 第四节 新型半导体存储器 DDR SDRAM(双倍数据传输速率的SDRAM) RDRAM(存储器总线式动态随机存储器) Flash Memory(闪烁存储器) Shadow RAM(影子内存) ECC内存是一种具有自动纠错功能的内存 CDRAM(Cached DRAM)带高速缓存DRAM DRDRAM(Direct Rambus DRAM) VCM(虚拟通道存储器),大容量的SDRAM FCRAM(快速循环动态存储器)应用于需要极高内存带宽的系统中 第五节 现代微机系统的内存管理 一、虚拟存储器 虚拟地址空间是在硬盘等外部存储器支持下实现的,虚拟存储空间比物理存储空间大得多 微处理器内部集成了存储器管理部件MMU以及高