单片机内部结构和原理.ppt

1、P0口作为普通I/O口 2、P0作为地址/数据总线 2.3.3. P2口的结构及特点 2.3.4. P3口的结构及特点 1．HMOS的掉电工作方式 掉电工作方式是指由于电源的故障使电源电压丢失或工作电压低于正常值，使单片机系统不能正常运行，若不采取保护措施，将丢失RAM和寄存器中的全部数据，后果严重。为此MCS-51系列单片机设置有掉电保护措施，进行掉电保护处理。具体做法是： 检测电路一旦发现掉电，通过外部中断源向CPU发出中断请求，CPU响应此中断请求，调用中断服务子程序，由中断服务子程序将重要数据送内部RAM转存，立即先把程序运行过程中有用信息转存到RAM，然后启用备用电源维持RAM供电。 2．CHMOS的节电工作方式 单片机还设计有待机和掉电两种节电工作方式，特别适宜于低功耗场合。 PCON各位的说明如下： SMOD：串行口波特率加倍控制位。SMOD=1，波特率加倍。 GF1、GF0：通用标志位，由用户置位或复位。 PD：掉电方式位，若PD=1，进入掉电工作方式。 IDL：待机方式位，若IDL=1，进入待机工作方式。 若PD和IDL同时为1，则进入掉电工作方式。 （1）待机工作方式 是将PCON寄存器的IDL位置“1”，即进入待机工作方式。 退出待机方式的方法有两种，一种是激活中断，另一种是硬件复位。 （2）掉电保护方式 是将PCON中的PD位置“1”使单片机进入掉电保护方式。80C51单片机一旦检测到电源掉电，即将有用信息转存到片内数据存储器RAM中的低128字节内，并使PCON.1的PD位置“1”，单片机进入掉电方式。掉电方式下送入时钟电路的振荡信号被封锁，不产生时钟信号，片内的一切工作都停止，只有片内RAM的数据保留。 只要电源恢复正常值，单片机就可以退出掉电方式，进入正常工作方式，但硬件复位须维持10ms时间。 2.5.3 复位 1．复位方式 （1）复位条件 为了实现单片机的复位，在时钟电路工作后，必须在单片机的RESET端（9）至少维持2个机器周期以上的高电平，单片机进入复位状态（即程序从0000H地址开始执行）。 时钟频率为12MHZ，机器周期为1μs，则在单片机的RESET端只需持续2μs以上时间的高电就能进入复位状态。 （2）复位后的状态 单片机复位后，片内RAM中低128B的内容不会改变，但特殊功能寄存器（SFR）的值被初始化。复位期间单片机的ALE和端输出高电平。 2．复位电路 2.3.1 P0口的结构及特点 P0口的某位P0.n(n=0~7)结构图，它由一个 输出锁存器、两个三态输入缓冲器和输出驱动电路 及控制电路组成。从图中可以看出，P0口既可以作 为I/O用，也可以作为地址/数据线用。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 ①输出时 CPU发出控制电平“0”封锁“与”门，将输出上拉场效 应管T1截止，同时使多路开关MUX把锁存器与输出 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其 它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 ② 输入时----分读引脚或读锁存器 读引脚：由传送指令(MOV)实现； 下面一个缓冲器用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 D Q CLK Q MUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口引脚 ② 输入时----分读引脚或读锁存器 读锁存器：有些指令 如：ANL P0，A称为“读-改-写” 指令，需要读锁存器。 上面一个缓冲器用于读端口锁存器数据。 **原因：如果此时该端口的负载恰是一个晶体管基极，且原端口输出值为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生的错误。** D Q