07电通第四节微处理器特性.ppt

第四章 微处理器的硬件特性 主要内容： 一、16位微处理器的基本外部硬件特性 二、16位微处理器系统构成 三、微处理器基本总线时序 四、微处理器硬件特性概述 一、 16位微处理器的基本外部硬件特性 研究微处理器的外部硬件特征、性质是建立一个微机系统的硬件基础。 微处理器的外部硬件特征：引脚信号、封装工艺 CPU类型——专用、通用 CPU引脚 CPU基本工作时序 微处理器三总线：地址总线、数据总线、控制总线 数据线宽度——数据传送位数——数据线根数 地址线位数——用多少位地址线寻址端口。 基本控制信号：逻辑功能定义形式（高、低电平）、信号作用形式（电平、沿）、信息流向（入、出） 一、 8086/8088 CPU的引脚特性与工作模式 任何微处理器的外部引脚都从硬件上反映了该处理器的基本特征与基本工作性质。 8086CPU：Intel公司1978年推出的16位微处理器芯片 ，是Intel系列第三代微处理器。集成度为2.9万只晶体管/片，主频5MHz/10MHz，单一+5v电源， 40引脚双列直插封装组件。 8088CPU是与之同时代的准16位微处理器芯片，其内部结构数据总线为16位，对外数据总线为8位。 8086微处理器外部引脚 从外部引脚上表现出总线复用技术及最大、最小工作模式。 总线复用技术——同一根（组）信号线传输不同意义的信号 分时复用： 在同一根（组）信号线上不同时刻传送不同信号。 功能复用： 用同一根（组）信号线不同状态表示不同的信号。 二、 8086/8088 CPU的组态模式与系统构成 最小组态模式—— 以8086CPU为核心构成单处理器微机系统。 在这种模式下由CPU发出所有的总线控制信号，实现对系统存储器、I/O端口的统一管理。 最大组态模式—— 由一个通用CPU(8086CPU)及多个协处理器(8087数值数据协处理器、8089I/O协处理器)构成的多处理器系统。 在这样的系统中，总线、系统存储器、I/O端口由多个处理器共享；在工作中，每个处理器输出自己工作状态的状态信息编码，通过总线控制器、总线裁决器产生对系统存储器、I/O端口的基本控制信号。 单向、双向三态门工作状态示意 缓冲器、驱动器： 集成的三态门商品名称为缓冲器。 作用：三态门构成的缓冲器可使得多个发送信号的部件共用信号传输线，使得任何时间只有一个EN信号有效则传输线上就只有一个部件发送信号。 器件的开关特性为tpd——平均延迟时间：用以说明器件的工作响应速度。 tpd=（1/2)*(tphl+tplh） 单向总线驱动器SN74LS244顶视图及内部电路 双向总线驱动器SN74LS245顶视图及内部电路 8086CPU最大工作模式系统构成 三、 8086/8088 CPU总线周期时序 CPU的工作是在统一的时钟信号控制下，按拍节进行的。 时序——对信号随时间变化的规律以及信号间相互关系的描述。 CPU总线时序包括时钟周期、总线周期、指令周期。 在T1周期：口地址编码n出现在地址总线AB上，作为地址译码器的输入。地址信号有效在译码器的输出端得到唯一对应的有效输出。 在T2周期：IOR信号有效。 当地址译码输出及IOR信号同时有效且稳定，EN=0，三态门导通，在T3～T4周期有效数据进入CPU系统数据线DB。 简化的8086CPU写操作总线周期： 通过逻辑分析仪观察的总线时序波形 测试地址线（A0——A19），数据线（D0——D7）和控制线（IOR，IOW，MEMW，MEMR）的时序： I/O写命令操作： （在DEBUG中写出命令并运行） 0100 MOV DX，280h /* 把地址280赋到寄存器DX中*/ 0103 OUT DX，AL /*把AL中的值输出到端口上*/ 0104 JMP 0103 /*无限循环*/ 通过逻辑分析仪观察的总线时序波形 通过逻辑分析仪观察的总线时序波形 通过逻辑分析仪观察的总线时序波形 微计算机、中央处理器（CPU）内部结构的普遍性举例 MCS-51单片机片内结构： 8051可编程寄存器简介： 程序计数器PC——16位计数器，其内容为将要执行的指令地址。 累加器ACC——8位寄存器，存放数据及中间结果，参与运算。 B寄存器——一般作为暂存器使用，特殊功能执行乘除法操作。 数据指针寄存器DPTR——16位寄存器，也可以分成两个8位寄存器使用。通常在访问外部数据存储器时作地址指针。 程序状态字PSW——8位寄存器，用以说明程序的状态信息。 M