FINFET技术.pdf

应用研究 数字技术 与应用 FINFET 技术 朱范婷 (上海交通大学微电子学院 上海 200030) 摘要: CMOS 的发展紧随摩尔定律的步伐不断缩小特征尺寸的同时,不断增加的亚阈值电流和栅介质漏电流成为了阻碍工艺进一步发展的主 要因素 。于是减少漏电流,提高器件的稳定性成为CMOS向22nm 以下节点发展的重要挑战.独特的FinFET器件结构在抑制短沟道效应方面有着绝 对的优势。本文将介绍FinFET技术以及它如何减少功耗和提高器件的性能 。 关键词:FinFET Tri-gateDouble-gate Bulk FinFET SOI FinFET 低功耗 短沟效应 中图分类号:TP335 文献标识码:A 文章编号:1007-94 16(20 14)0 1-0066-03 早期的IC制程基本都是基于传统的平面型晶体管结构,平面 立体鳍形结构增加了栅极对沟道的控制面积,使得栅控能力大大增 型晶体管指的是MOSFET的源极、漏极、栅极和沟道的横截面处于 强,从而可以有效抑制短沟效应,减小亚阈值漏电流。由于短沟效应 同一平面上的晶体管。虽然平面型晶体管技术发展至今已经相当的 的抑制和栅控能力的增强,finFET器件可以使用比传统更厚的栅氧 成熟,成本也日趋低廉,但随着特征尺寸的不断缩小,漏电流和短沟 化物,这样FinFET器件的栅漏电流也会减小。图6为FinFET与 效应对性能的严重影响使得平面晶体管技术已达到瓶颈阶段。为延 PDSOI(平面的全耗尽超薄晶体管,在平面晶体管中属于前沿技术) 续传统平面晶体管技术的寿命,同时克服特征尺寸缩小带来的负面 对漏电压感应源势垒下降效应(DIBL)的控制作比较。显然,FinFET 效应,制造厂商开发出了很多能够改善传统晶体管性能的技术。这 优于PDSOI。 些技术中,有面向改善沟道性能的应变硅技术和改善栅极性能的高 并且,由于FinFET在工艺上与CMOS技术相似,技术上比较容 K金属栅技术(HKMG)。虽然应变硅和HKMG技术曾经相当有效, 易实现。所以目前已被很多大公司用在小尺寸IC的制造中. 但特征尺寸减小到32nm以后,这些技术也开始面临难题。例如 , 3 FINFET的工艺流程 Intel的应变硅技术在32nm节点中已经发展到第4代,而在第4代应 变硅技术中,PMOS管源漏区中eSiGe层掺杂的Ge元素比例已经达 对于FinFET的制程工艺,我们以SOI FinFET为例。如图7,首 先是源漏及沟道的图形定义;然后长栅氧和栅;再进行源漏注入和 到了40%,所以很难再为沟道提供更高级别的应变。另外,其高K金 电极生长3。图8为Fin的形成.在工艺上,形成这种极细的fin需要使 属栅技术在32nm工艺中也已经发展到了第2代,其中High-K绝缘 层的厚度已经减小到0.9nm, 目前的技术,氧化层厚度很难再减薄 用间隔物(spacer)去光刻。这种间隔物在蚀刻过程中需要去除,再形 下去1。所以,传统平面型晶体管所面临的问题越来越难解决。针对 成Fin。间隔物的宽度需要严格统一,以便减少Fin的宽度不统一带 来的器件性能的不稳定性。在图9的左侧,工艺A的Fin的大小不统 这一系列问题,一种新型器件结构F