数字电路及逻辑设计 4.6 4.7数据选择器331.ppt

4.5 数据选择器 数据选择器 一、概述 二、数据选择器 4选1数据选择器的电路分析 （2） 工作原理及逻辑功能 74LS151的功能表 三、 数据选择器应用 2. 数据选择器实现逻辑函数产生器—直接产生 3. 数据选择器实现逻辑函数产生器—应用剩余函数 4.6 组合电路中的竞争与冒险 竞争与冒险的判断 二、竞争与冒险的判断 三、冒险现象的消除 三、冒险现象的消除 ( 5 )上述组合逻辑器件除了具有其基本功能外，还可用来设 计组合逻辑电路。应用中规模组合逻辑器件进行组合逻 辑电路设计的一般原则是：使用MSI芯片的个数和品种 型号最少，芯片之间的连线最少； ( 6 )用MSI芯片设计组合逻辑电路最简单和最常用的方法 ： 用数据选择器设计多输入、单输出的逻辑函数； 用译码器设计多输入、多输出的逻辑函数。 1. 利用冗余项 只要在卡诺图两圈相切处增加一个圈（冗余），就能消除冒险。 由此得函数表达式为： 0 0 0 0 A BC 0 1 00 01 11 10 1 1 1 1 ２. 吸收法 在输出端加小电容C可以消除毛刺。但是输出波形的前后沿将变坏, 在对波形要求较严格时，应再加整形电路。 三、冒险现象的消除 3. 取样法 电路稳定后加入取样脉冲，在取样脉冲作用期 间输出的信号才有效，可以避免毛刺影响输出 波形。 加取样脉冲原则： “或”门及“或非”门 加负取样脉冲 “与”门及“与非”门加 正取样脉冲 利用冗余项：只能消除逻辑冒险，而不能消除功能冒险；适 用范围有限； 三种方法比较： 取样法： 加取样脉冲对逻辑冒险及功能冒险都有效。目 前大多数中规模集成模块都设有使能端，可以 将取样信号作用于该端，待电路稳定后才使输 出有效。 吸收法： 加滤波电容使输出信号变坏，引起波形的上升、 下降时间变长，不宜在中间级使用。实验调试阶 段采用的应急措施； 三、冒险现象的消除 加法器、比较器、译码器、编码器、数据选择器和 码组检验器等。 任何时刻的输出仅决定于当时的输入，而与电路原来的状态无关；它由基本门构成，不含存贮电路和记忆元件，且无反馈线。 根据已经给定的逻辑电路，描述其逻辑功能。 根据设计要求构成功能正确、经济、可靠的电路 （１）组合电路 （２）组合电路的分析 （３）组合电路的设计 （４）常用的中规模组合逻辑模块 小 结 * 概述 在多个通道中选择其中的某一路，或 个信息中选择其中的某一个信息传送或加以处理。 将传送来的或处理后的信息分配到各通道去。 数据选择器 数据分配器 多输入 一输出 选择 一输入 多输出 分配 4.5 数据选择器 发送端，并—串 接收端，串—并 一、概述 4.5 数据选择器 多输入 一输出 选择 n （一） 分类：二选一、四选一、八选一、十六选一 A1A0——通道选择信号(地址码输入） D3~D0——数据输入端 ——使能控制端 ——选择器处于工作态 1. 四选一数据选择器 4 选 1 数据选择器 Y：数据选择输出端。 4 路数据输入端 2 位地址码输入端 使能信号输入端，低电平有效 1路数据输出端 （1）逻辑电路 0 0 D0 D1 D2 D3 0 1 1 0 1 1 =1 0 0 × × 1 Y A B EN 地址 使能 输出 输 入 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 =0 功能表 使能端 输出端 数据 输入 公用控 制输入 2、双四选一数据选择器CT74LS153 8 路数据输入端 3 个地址输入端 1个使能输入端 2个互补输出端 74LS151的逻辑图 3、八选一数据选择器CT74LS151 3、八选一数据选择器CT74LS151 八选一需 三位地址码 :选择器处于工作态 D7 H H H L D6 L H H L D5 H L H L D4 L L H L D3 H H L L D2 L H L L D1 H L L L D0 L L L L H L X X X H A0 A1 A2 S /W W 选 择 使 能 输 出 输 入 当S=0时，W的表达式为: 当S=1时，W=0 无效输出 例1：试用最少数量的四选一选择器扩展成八选一选择器。 解：（1）用一片双四选一数据选择器，实现八个输入端 （2）用使能端形成高位地址，实现三位地址，控制八个输入。 例2：