111SEED-XDTKXUPV2Pro试验箱整体配置与特点.doc

111SEED-XDTKXUPV2Pro试验箱整体配置与特点.doc

  1. 1、本文档共32页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
111SEED-XDTKXUPV2Pro试验箱整体配置与特点

1.1.1 SEED-XDTK XUPV2Pro 实验箱整体配置与特点 1.1.1.1 SEED-XDTK XUPV2Pro 实验箱原理 SEED-XDTK XUPV2Pro实验箱原理框图如下: 整个实验箱我们可以看作由两部分组成:XUPV2PRO模块和SEED-XDTK_MBOARD模块。 其中XUPV2PRO模块也就是我们平常所说的开发板,主要包括V2Pro芯片;时钟管理模块;ACE模块平台FLASH CF USB下载;DDR;MGT(8个);高速扩展口;音频输入输出;串口;以太网接口;XSGA;拔码开关;LED;开关电源;系统电源开关。后面将重点对V2Pro芯片做介绍,其他各器件的作用将在实验的过程中体会到。 SEED-XDTK_MBOARD 板卡通过使用 XUPV2Pro 板卡的扩展接口(J5 与 J6)实现 SEED-XDTK XUPV2Pro 教学实验平台的功能扩充。SEED-XDTK_MBOARD 板卡通过一颗 CPLD 来实现各个功能的切换。主要包括CPLD功能模块;视频输入;RTC时钟模块;串行、并行转换;蜂鸣器;LCD;CAN模块;LED点阵;LED;数码管显示;USB2.0接口;液晶显示器。 1.1.1.3 SEED-XDTK_MBOARD 板卡简介 SEED-XDTK_MBOARD 板卡通过使用 XUPV2Pro 板卡的扩展接口(J5 与 J6)实现 SEED-XDTK XUPV2Pro 教学实验平台的功能扩充。SEED-XDTK_MBOARD 板卡通过一颗 CPLD 来实现各个功能的切换。 SEED-XDTK_MBOARD 板卡资源介绍 1 路并行高速 A/D,8 位,1M 1 路并行高速 D/A,8 位,1M 1 路串行高速 A/D,12 位,30M 1 路串行高速 D/A,12 位,30M LCD 显示模块(122*32) 8 段数码管显示模块 LED 点阵显示模块(16*16) 1 路 USB 通讯模块 RTC+EEPROM 模块 蜂鸣器 键盘模块(17 按键) 7 寸 640x480 液晶显示器 以上只是对 SEED-XDTK_MBOARD 板卡资源的简单介绍,具体的芯片、管脚介绍以及 CPLD 的功能切换将在文档后面介绍。 1.1.1.4 实验箱与开发板的差异 在上面介绍了SEED-XDTK XUPV2Pro 实验箱的同时,结合Vritex-2实验开发板,我们来对实验箱和开发板做一个比较,开发板就相当于实验箱的板卡部分。 根据硬件设计,SEED_XDTK_MBOARD 板卡上的资源实现分为三类: FPGA 直接控制 FPGA 通过SEED_XDTK_MBOARD 板卡上 CPLD 控制 FPGA 直接控制和通过 SEED_XDTK_MBOARD 板卡上 CPLD 共同控制 开发板没有CPLD芯片的装置,开发板上能够做到的直接通过FPGA控制的实验资源包括: 串行 AD、DA 并行 AD、DA LCD液晶 蜂鸣器 RTC时钟芯片 CAN总线控制芯片 在试验箱上面FPGA 通过CPLD共同控制资源包括: 8个 LED LED点阵 8个数码管 17 键键盘 FPGA 和 CPLD共同控制资源包括: USB 通讯芯片 TVP5150 视频芯片 另:在实验箱的MBOARD 板卡上 CPLD 资源分配。 FPGA 通过 2 个控制引脚(MULTI_IO16、MULTI_IO17)控制 XDTK 板卡上的CPLD,实现功能模块的切换。FPGA 提供给 CPLD 的控制引脚共 35 根,其中 MULTI_IO16、MULTI_IO17 作为功能控制引脚, 其余 33根引脚 (D00-D15、MULTI_IO00-MULTI_IO15、MULTI_IO18)做为数据输入、输出使用。 在本实验箱设计中 CPLD 功能类似于拨码开关,根据 FPGA的功能控制引脚的状态进行功能模块的切换。根据 CPLD 程序,将 SEED_XDT_MBOARD 板卡上的资源分为 3个功能区: 数码管、键盘及 USB 功能控制区 LED及 TVP5150 视频功能控制区 LED点阵功能控制区 视频采集输出实验 背景知识: 本参考设计主要在EDK的XPS平台上完成基于Powerpc405处理器的视频采集系统,目标板使用XUP VirtexⅡPro board。本系统的主要组成部分有:CCD摄像头、视频编码板VDEC1、Virtex II Pro开发板、DAC模

文档评论(0)

xiaozu + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档