- 1、本文档共34页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
31总线的基本概念
3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 第三章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制 一、为什么要用总线 二、什么是总线 三、总线上信息的传送 总线是连接各个部件的信息传输线 是 各个部件共享的传输介质 串行 并行 四、总线结构计算机举例 1. 面向 CPU 的双总线结构框图 中央处理 器 CPU I/O总线 M 总 线 主存储器 M.M I/O接口 外部 设备1 外部 设备2 … … I/O接口 I/O接口 外部 设备n 2. 单总线结构框图 单总线(系统总线) CPU M.M I/O接口 外部 设备1 外部 设备2 I/O接口 … 外部 设备n I/O接口 … 3. 以存储器为中心的双总线结构框图 系统总线 M.M CPU I/O接口 外部 设备1 … 外部 设备n I/O接口 … 存储总线 1.片内总线 2.系统总线 芯片内部 的总线 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求 3.通信总线 串行通信总线 并行通信总线 传输方式 用于 计算机系统之间 或 计算机系统 与其他系统(如控制仪表、移动通信等) 之间的通信 CPU 插件板 M.M 插件板 I/O 插件板 一、总线物理实现 BUS 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 二、总线特性 尺寸 形状 传输方向 和有效的 电平 范围 每根传输线的 功能 信号的 时序 关系 地址 数据 控制 三、总线的性能指标 1. 总线宽度 2. 标准传输率 3. 时钟同步/异步 4. 总线复用 5. 信号线数 6. 总线控制方式 7. 其他指标 数据线 的根数 每秒传输的最大字节数(MB/s) 同步、不同步 地址线 与 数据线 复用 地址线、数据线和控制线的 总和 负载能力 并发、自动、仲裁、逻辑、计数 ISA EISA VL-BUS PCI 模块 系统 总 线 标 准 四、总线标准 系统 模块 标 准 界 面 一、单总线结构 单总线(系统总线) CPU M.M I/O接口 外部 设备1 外部 设备2 I/O接口 … 外部 设备n I/O接口 … 1. 双总线结构 具有特殊功能的处理器 由通道对I/O统一管理 通道 I/O接口 设备n … … I/O接口 设备0 CPU 主存 主存总线 I/O总线 二、多总线结构 2. 三总线结构 主存总线 DMA总线 I/O总线 CPU 主存 设备1 设备n 高速外设 I/O接口 I/O接口 I/O接口 … … 3. 三总线结构的又一形式 局域网 系统总线 CPU Cache 局部总线 扩展总线接口 扩展总线 Modem 串行接口 SCSI 局部I/O控制器 主存 4. 四总线结构 主存 扩展总线接口 局域网 SCSI 多媒体 CPU 调制解调器 串行接口 FAX 系统总线 局部总线 高速总线 扩展总线 图形 Cache/桥 1. 传统微型机总线结构 三、总线结构举例 存储器 SCSI II 控制器 主存控制器 ISA EISA 8 MHz16位数据通路 标准总线控制器 33 MHz32位数据通路 系统总线 调制解调器 多媒体 高速局域网 高性能图形 CPU … 2. VL-BUS局部总线结构 33 MHz的32位数据通路 系统总线 ISA EISA 多媒体 高速局域网 高性能图形 调制解调器 图文传真 8 MHz的16位数据通路 标准总线 控制器 CPU 主存控制器 存储器 局部总线 控制器 SCSIⅡ 控制器 VL BUS … … 3. PCI 总线结构 CPU 多媒体 PCI 桥 高速局域网 高性能图形 调制解调器 图文传真 PCI 总线 系统总线 33 MHz的32位数据通路 8 MHz的16位数据通路 ISA EISA 标准总线 控制器 SCSIⅡ 控制器 存储器 4. 多层 PCI 总线结构 PCI总线2 存储器 桥0 桥4 PCI设备 桥5 总线桥 桥3 桥1 设备 桥2 第一级桥 第二级桥 第三级桥 PCI总线4 PCI总线5 PCI总线3 PCI总线1 PCI总线0 存储器总线 标准总线 CPU 一、总线判优控制 总线判优控
您可能关注的文档
- 2017年上半年淮安属及部分区事业单位公开招聘考试专.doc
- 2017年上饶职业技能考核鉴定.doc
- 2017年农业专项资金首批储备项目申报指引.doc
- 2017年安徽宿州磬乡协作校联考中考物理一模试卷(解析.doc
- 2017年广西高考物理基础提升训练.doc
- 2017年教育部人文社会科学研究一般项目申报常见问题释疑.doc
- 2017年广东中等职业学校技能大赛.doc
- 2017年武汉高三2月调考.doc
- 2016年江苏硕士博士研究生人才对接洽谈会.doc
- 2017年新密体育与健康学科教师基本功考核方案.doc
- 医学高级职称副高《中医内科学》仿真试题(网友回忆版)三 .pdf
- 绿化工作管理制度样本(4篇) .pdf
- 肌肉生长抑制素基因的研究进展 .pdf
- 耶鲁大学公开课博弈论课习题 .pdf
- 构筑社会消防安全“防火墙”工程实施方案 .pdf
- 必威体育精装版【数电】组合逻辑电路习题(含答案)资料 .pdf
- 必威体育精装版节约用电建议简短(精选10篇)5080 .pdf
- 新疆重点项目-天然气综合开发利用项目可行性研究报告 .pdf
- 春日校园游记(2015.4.写于嘉鱼一中) .pdf
- deep sentence-level authorship attribution深度句子级作者归属stephenmacke jasonhirshman.pdf
文档评论(0)