可编程器件的设计与开发.ppt

* 第 2 章 可编程器件的设计与开发 CPLD/FPGA器件的设计一般可以分为四个步骤： 设计输入 设计实现 设计校验 下载编程 一、可编程逻辑器件的设计过程 一、可编程逻辑器件的设计过程 可编程逻辑器件的设计流程 一、可编程逻辑器件的设计过程 1．设计输入 设计输入就是将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应的软件中。 设计输入方式主要包括： 原理图输入方式 硬件描述语言输入方式 高级设计输入方式 波形设计输入方式 层次设计输入方式 底层设计输入方式 其中最常用的是原理图输入方式和硬件描述语言输入方式两种。 一、可编程逻辑器件的设计过程 2．设计实现 设计实现主要由EDA开发工具依据设计输入文件自动生成用于器件编程、波形仿真及延时分析等所需的数据文件。 EDA开发工具进行设计实现时主要完成以下四个相关任务： 优化和合并 映射 布局和布线 生成编程文件 一、可编程逻辑器件的设计过程 （1）优化和合并 优化是指逻辑化简，把逻辑描述转变为最适合在器件中实现的形式； 合并是将模块化设计产生的多个文件合并为一个网表文件，并使层次设计平面化。 （2）映射 映射是把设计分为多个适合器件内部逻辑资源实现的逻辑小块的形式。 一、可编程逻辑器件的设计过程 （3）布局和布线 布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线，且连线最少； 布线是利用器件的布线资源完成各功能块之间和反馈信号的连接。 （4）生成编程文件 设计实现的最后一步是产生可供器件编程使用的数据文件。对CPLD器件而言，产生熔丝图文件即JEDEC文件；对FPGA器件，则产生位流数据文件Bitstream。 一、可编程逻辑器件的设计过程 3．设计校验 设计校验包括仿真和定时分析两部分，这一步通过仿真器和时延分析器来完成，利用编译器产生的数据文件自动完成逻辑功能仿真和延时特性仿真。在仿真文件中加载不同的激励，可以观察中间结果以及输出波形。必要时，可以返回设计输入阶段，修改设计输入，最终达到设计要求。 这一部分的最大功能是便于用户查看自己的设计思想是否得到实现。我们可以在设计的过程中对整个系统乃至各个模块进行仿真，即在计算机上用软件验证连接功能是否正确，各部分的时序配合是否准确。 可以认为仿真是EDA的精髓。 一、可编程逻辑器件的设计过程 4．下载编程 下载编程是将设计阶段生成的JEDEC文件或位流文件装入到可编程器件中。 器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。 (1) 不能进行在系统编程(ISP)的CPLD器件和不能在线可重配置(ICR)的FPGA器件，需要编程专用设备(编程器)完成器件编程。 一、可编程逻辑器件的设计过程 (2) 使用查找表(LUT)技术和基于SRAM的FPGA器件 (如Altera的FLEX、ACEX、APEX，Xilinx的Spartn、Vertex) 下载的编程数据将存入SRAM，而SRAM掉电后所存数据将丢失，为此需将编程数据固化入EEPROM内。器件上电时，由器件本身或微处理器控制EEPROM将数据“配置”入FPGA器件。 FPGA调试期间，由于编程数据改动频繁，没有必要每次改动都将编程数据下载到EEPROM，此时可用下载电缆将编程数据直接下载到FPGA内查看运行结果，这种过程称为在线重配置ICR。 注意：EEPROM本身是普通的PLD器件，编程数据下载到EEPROM时需要用到编程器。 一、可编程逻辑器件的设计过程 (3) 使用乘积项逻辑、基于EEPROM或Flash工艺的CPLD器件(如Altera的MAX系列、Xilinx的XC9500系列以及Lattice的多数产品) 进行下载编程时，使用器件厂商提供的专用下载电缆，该电缆一端与PC机的打印机并行口相连，另一端接到CPLD器件所在PCB(印刷电路板)上的10芯插头(PLD只有4个引脚与该插头相连)。编程数据通过该电缆下载到CPLD器件当中，这个过程称为ISP在系统编程。 二、 MAX+plusⅡ软件介绍 Altera公司的MAX+plus Ⅱ可编程逻辑开发软件，提供了一种与结构无关的全集成化设计环境，使设计者能方便地对Altera公司的PLD系列产品进行设计输入、快速处理和器件编程。 MAX+plus Ⅱ开发系统的处理能力强且灵活性高，它的优点主要表现在以下几个方面： （1）开放的接口。MAX+plus Ⅱ提供了可以与其他工业标准的EDA工具软件协同使用的接口。这一接口符合VerilogH