天津科技大学数字逻辑ppt----数字6.ppt

第六章 时序逻辑电路 6.1 概述 描述各信号之间逻辑关系的方程： 三、时序逻辑电路的分类 6.2 同步时序电路的分析方法 Clocked Synchronous Circuit Analysis Methods 一、同步时序电路的分析 同步时序电路的分析步骤： 二、同步时序电路的分析举例： 1. Moore型时序电路 2. Mealy型时序电路 异步时序电路 6.3 若干常用的时序电路 6.3.1 寄存器Registers 74HC175逻辑图 二、移位寄存器 器件实例：74LS 194，左/右移，并行输入， 保持，异步置零等功能 ? 74LS194A逻辑图 74LS194A逻辑框图 6.3.2 计数器 Counters 一、同步计数器 1. 同步二进制计数器 4位同步二进制计数器74161逻辑图 74LS161 功能表 同步二进制减法计数器 同步二进制加/减法计数器 74LS191 功能表 2、同步十进制计数器 同步十进制加法计数器 74160功能同74161 同步十进制减法计数器 二、异步计数器 1. 异步二进制计数器 异步二进制减法计数器 2、异步十进制计数器 二 – 五 – 十进制异步计数器74LS290 三、任意进制计数器的构成方法 1、 MN的情况 置位法 2、 MN的情况 b. M为质数 四、移位寄存器型计数器 1、 环型计数器 2、 扭环行计数器 序列脉冲发生器 6.3 同步时序电路的设计方法 Clocked Synchronous Circuit Design Methods 一、同步时序电路的设计原则： 等价状态： 状态编码表： 状态方程 例：设计一个串行数据检测器 状态方程 本章要掌握的重点内容 = (Q3Q2)’ Q’0 Q3*= Q3Q’2+ Q2Q1Q0 Q2*= Q’3Q2Q’1+Q’3Q2Q’0+Q’2Q1Q0 Q1*= Q’1Q0+ Q1Q’0 Q0*= Q’3Q’0+ Q’2Q’0 选定JK触发器: Q*=JQ’+K’Q (Q3+Q’3 ) = (Q2Q1Q0)Q’3 +Q’2Q3 =(Q1Q0)Q’2 +(Q’3Q’1+Q’3Q’0)Q2 = Q0Q’1+ Q’0Q1 + 0·Q0 + 1’·Q0 驱动方程： J3=Q2Q1Q0 ; K3=Q2 J2=Q1Q0 ; K2= Q3+Q1Q0 J1=Q0 ; K1=Q0 J0=(Q3Q2)’; K0=1 输出方程： C= Q3Q2 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 B Q3 Q2 Q1 Q0 0 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 等效十进制数 电路状态 CLK 顺序 单时钟同步十六进制加/减计数器74LS191 SD’=(Di · LD)’ RD’=((Di·LD)’·LD)’ 当LD’=0 即 LD=1时 SD’=Di’ RD’=Di 异步 预置数 当LD’=1 即 LD=0时 SD’=1 RD’=1 预置数无效 1 0 0 0 若S’=1 Ti=0 保持 T0 = 1 T1 =(U’/D)’Q0+ (U’/D)Q0’ T2 = (U’/D)’(Q0Q1)+ (U’/D)(Q0’Q1’) T3 = (U’/D)’(Q0Q1Q2)+ (U’/D)(Q0’Q1’Q2’) 1 × S’ 保 持 × 1 × 预置数 × 0 × 功 能 U’/D LD’ CLKI 0 1 0 1 加计数 减计数 双时钟同步十六进制可逆计数器 74LS193 01 0 14 15 2 1 1 1 0 1 1 1 1 0 0 1 0 0 1 2 0 1 0 12 13 4 1 1 0 0 1 1 0 1 0 1 0 0 0 1 2