支持微任务的并行微处理单元结构.pdf

第 L7卷 第 1期 贵州大学学报 (自然科学版) Journal0fGuizhouUnivem[ty(NaturalScience) ．L7No 1 2000年 2月 Feb 2O00 ⑥ 支持微任务 的并行微处理单元结构 (6—6 弋}㈣ 塑 ．垫丝挂 中国民航贵州省管理局 ，贵阳 550001) (贵州大学，贵 阳 550025) 摘 要 通过 对一个通用微 处理器芯 片构成 的大规模 多微处理机 并行 系统 PAx的结构分析，提出了一种利用撖处理单元多个功能部件并行工作，进一步 划分并行任务的多微任务思想，并培出了相应的微处理单元结构模型．该思想因 大 关键词撤任务，多微处理机，，大规模湃行系统，体系辫结构 鳅』弋丝蛙T屯L 中图分类号 TP3681 文献标识码 A、 文章编号 L0o0—5269(2000)01—0066 03 基于通用廉价高性能微处理器芯片的大规模并行系统以其硬件价格低 ，结构规范，系统 规模伸缩性好而受到计算机体系结构设计者的亲睐 在科学计算领域 ，以通用微处理器芯片 构成的SIMD／MIMD并行系统 PAX是一个较为成功的例子 ．本文通过对 PAX处理单元的 结构分析 ，提出了一种划分并行任务的多微任务结构模型 1 处理单元结构与微任务并行 PAX的处理单元 (Pu)是功能强大的通用微处理器 ，其本身就是一个可控制运行 的处 理机 ．PU的主要功能包括：负责执行并行系统指派的任务程序 ，同其他 PU单元进行数据交 换 ，向并行系统主控制器 (cu)报告任务执行情况和 自身的运行状态及 PU本身 的程序指令 控制 实现这些功能的主要单元是 ：主处理器 MPU，局部程序及数据存储器 ，与相邻 PU单 元通讯的数据存储器 ，内部总线与外部全局总线的切换开关 ，通信控制器DMA，浮点数学协 处理器等 PU功能单元具有多种独立工作能力．现代功能强大的协处理器 已经包括了许 多 基本函数的功能 ，MPU一旦启动后，它就可 以独立进行运算 ；协处理器与数据存储器间可以 建立直接通道，直接访 问内存而不需MPU的参与；通信控制器 DMA 以周期挪用的方式同 主处理器 MPU并行工作，Pu单元的这种主处理器加协处理器模式已经具有 了较好 的并行 功能，能支持主处理器MPU、算术协处理器APU和通信控制器DMA之间的并行性． 多个硬件功能部件固有的并行工作能力提供了比处理器级多道程序并发工作能力更深 的并行性 ．将这些并行性组织成微任务并加以有效利用 ，可以形成重叠通信机制而提高系统 效率 这些可并行工作的硬件功能和软件的多道程序按功能划分为由主处理器统一调度管 理的微任务 对应于硬件功能的微任务称为硬件微任务，对应于软件功能的微任务称为软件 微任务 ．在微任务的支持下 PU各功能部件的利用率将得以提高．利用 PU并行能力开发出 · 收稿 日期 ：2000—01—06 第 l期 朱燕子等 ：支持微任务的并行微处理单元结构 ．67 来的并行性 ，可以在 PU之间，Pu与主控制器 CU之间进行与 APu计算重叠的数据传输 这种 MPU数据传输利用原有的互连阿络 以包交换或其他方式进行 ；或者 由MPU控制重构 互连阿络，建立新的直接联系的通道进行 ．这样 ，在不能完全重叠通信开销情况下 ，可 以减少 远距离传输的消耗 2 PU 重叠通信机制 我们通过