131双稳态触发器触发器和时序逻辑电路132寄存器134555.PPT

本章基本要求 掌握RS触发器、JK触发器、D触发器和T触发器的功能； 掌握计数器的分析方法 了解寄存器、计数器和555定时器的原理和应用。 * 13.1 双稳态触发器 第 13 章 触发器和时序逻辑电路 13.2 寄存器 13.4 555 定时器及其应用 13.3 计数器 　　数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路。 　　时序逻辑电路的特点：它的输出状态不仅决定于当时的输入状态，而且还与电路的原来状态有关，也就是时序逻辑电路具有记忆功能。 　　组合逻辑电路的特点：只由逻辑门电路组成，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原来状态无关，它不具有记忆功能。 触发器是时序逻辑电路的基本单元。 13.1.1 RS 触发器 13.1 双稳态触发器 1. 基本 RS 触发器 Q G1 G2 逻辑图 S R Q 图形符号 基本 RS 触发器由两个与非门交叉连接而成，它有两个输出端 Q 和 ，二者的逻辑状态应相反。 这种触发器有两个稳定状态： (1) ，称为复位状态(0 态); (2) ，称为置位状态(1 态); 两个输入端 和 平时固定接高电位，处于 1 态，当加负脉冲后，由 1 态变为 0 态。 基本 RS 触发器的逻辑式 Q G1 G2 逻辑图 当 端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有 即将触发器置 0 或保持 0 态。当负脉冲除去后，触发器的状态保持不变，实现存储或记忆功能 ，称为直接置 0 端。 当 端加负脉冲时，不论触发器的初始状态是 1 态，还是 0 态，均有 ，即将触发器置 1 或保持 1 态。当负脉冲除去后，触发器的状态也保持不变。 称为直接置 1 端， 这种情况， 即将触发器保持原状态不变。 这种输入状态下，当负脉冲除去后，将由各种偶然因素决定触发器的最终状态，因而禁止出现。 基本 RS 触发器的逻辑状态表 Q 0 1 0 0 1 1 1 不变 0 0 不定 基本 RS 触发器的波形图 Q 2. 可控 RS 触发器 S R Q 图形符号 S 1S R 1R C1 CP G3 G4 Q G1 G2 R S CP 逻辑电路 与基本 RS 触发器不同的是增加了由非门 G3 和 G4 组成的导引电路，R 和 S 是置 0 和置 1 信号输入端，还有时钟脉冲 CP 输入端。 时钟脉冲 CP 是一种控制命令，通过导引电路实现对输入端 R 和 S 的控制，即当 CP = 0 时，不论 R 和 S 端的电平如何变化，G3 门和 G4门的输出均为 1，基本触发器保持原状态不变。 *