Arria 10 Avalon-MM DMA接口PCIe解决方案用户指南 - Altera.PDF

Arria 10 Avalon-MM DMA 接口 PCIe 解 决方案用户指南 UG-01145_avmm_dma 2016.10.31 Quartus Prime 设计套件的最后更新 : 16.1 订阅 反馈 内容 内容 1 数据表 5 1.1 Arria10 Avalon-MM DMA 接口 PCIe 数据表 5 1.2 特性 6 1.3 比较 Avalon-ST ，Avalon-MM 和支持 DMA 的 Avalon-MM 接口 7 1.4 发布信息 9 1.5 器件系列支持 9 1.6 设计实例 9 1.7 调试功能 9 1.8 IP Core 验证 10 1.8.1 兼容性测试环境 10 1.9 性能和资源利用 10 1.10 建议的速度等级 10 1.11 创建 PCI Express 设计 11 2 Avalon-MM DMA 入门 13 2.1 生成 Testbench 14 2.1.1 了解仿真已生成文件 15 2.1.2 了解仿真日志文件生成 16 2.2 在 ModelSim 中仿真实例设计 16 2.3 运行门级（Gate-Level）仿真16 2.4 生成综合文件 16 2.5 创建 Quartus Prime 项目 17 2.6 编译设计 18 2.7 单独例化时描述符控制器的连接性 18 3 参数设置 19 3.1 参数 19 3.1.1 基于接口类型的 RX 缓冲分配可用选择 20 3.2 Arria 10 Avalon-MM 设置 20 3.3 基地址寄存器（ BAR）设置 21 3.4 器件识别寄存器 22 3.5 PCI Express 和 PCI 性能参数 22 3.5.1 器件性能 22 3.5.2 错误报告 23 3.5.3 链路性能 24 3.5.4 MSI 和 MSI-X Capabilities 24 3.5.5 插槽性能 25 3.5.6 电源管理25 3.5.7 供应商指定扩展性能（VSEC） 26 3.6 配置，调试，和扩展项 26 3.7 PHY 特性 27 3.8 Arria10 设计实例 27 4 Arria 10 器件中 Hard IP 的物理布局 28 4.1 Gen1 ，Gen2，Gen3 数据速率的 Channel 和管脚布局 30 Arria 10 Avalon-MM DMA 接口 PCIe 解决方案用户指南 2 内容 4.2 Gen1 和 Gen2 数据速率的 Channel 布局和 fPLL 使用 32 4.3 Gen3 数据速率的 Channel 布局，以及 fPLL 和 ATX PLL 的使用 34 4.4 PCI Express Gen3 Bank 组使用限制 36 5 IP 内核接口 37 5.1 Arria10 DMA Avalon-MM DMA 接口到应用层 37 5.1.1 读 DMA Avalon-MM 主端口 40 5.1.2 写 DMA Avalon-MM 主端口 40