第3章80C51结构与原理.ppt

3.6 80C51的并行口结构与操作;3.1 80C51系列概述;（2）该系列生产工艺有两种：;（3）在功能上，该系列单片机有基本型和增强型两大类：;（4）在片内程序存储器的配置上，该系列单片机有三种形式，即掩膜ROM、EPROM和ROMLess(无片内程序存储器)。如：;3.1.2 80C51系列;3.1.3 80C51的基本结构与应用模式;二、80C51的应用模式;;2、总线型单片机的非总线应用模式 总线型单片机也可以采用非总线应用的“多I/O”模式，该模式非常适用于大量I/O口需求的应用系统。;总线型应用的“三总线”模式 非总线型应用的“多I/O”模式 ;3.2 80C51典型产品资源配置与引脚;分类;（2）片内ROM的配置形式：;3.2.2 引脚信号 ;1.电源引脚Vcc和Vss Vcc：＋5V。 Vss：接地端。 通常在Vcc和Vss引脚之间接0.1μ高频滤波电容。 2.时钟电路引脚XTAL1和XTAL2 XTAL1：接外部晶振和微调电容的一端，在片内它是振荡器倒相放大器的输入，若使用外部TTL时钟时，该引脚必须接地。 XTAL2：接外部晶振和微调电容的另一端，在片内它是振荡器倒相放大器的输出，若使用外部TTL时钟时，该引脚为外部时钟的输入端。 ;3.地址锁存允许ALE 在系统扩展时，ALE用于控制地址锁存器锁存P0口输出的低8位地址，从而实现数据与低位地址的复用。当单片机上电正常工作后，ALE端就周期性地以时钟频率的1/6的固定频率向外输出正脉冲信号，ALE的负载能力为8个LSTTL器件。 4.外部程序存储器读选通信号PSEN PSEN是读外部程序存储器的选通信号，低电平有效。CPU从外部存储器取指令时，它在每个机器周期中两次有效。 ;5. 程序存储器地址允许输入端EA/VPP 当EA为高电平时，CPU执行片内程序存储器指令，但当PC中的值超过0FFFH时，将自动转向执行片外程序存储器指令。当EA为低电平时，CPU只执行片外程序存储器指令。 对于8031，EA必须接低电平。 6. 复位信号RST 该信号高电平有效，在输入端保持两个机器周期的高电平后，就可以完成复位操作。此外，该引脚还有掉电保护功能，若在该端接＋5V备用电源，在使用中若Vcc掉电，可保护片内RAM中信息不丢失。;7.输入/输出口引脚P0、P1、P2和P3 P0口（P0.0～P0.7）：该端口为漏极开路的8位准双向口，负载能力为8高LSTTL负载，它为8位地址线和8位数据线的复用端口。 P1口（P1.0～P1.7）：它是一个内部带上拉电阻的8位准双向I/O口，P1口的驱动能力为4个LSTTL负载。 P2口（P2.0～P2.7）：它为一个内部带上拉电阻的8位准双向I/O口，P2口的驱动能力也为4个LSTTL负载。在访问外部程序存储器时，它作存储器的高8位地址线。 P3口（P3.0～P3.7）：P3口同样是内部带上拉电阻的8位准双向I/O口，P3口除了作为一般的I/O口使用之外，其还具有特殊功能。;3.3 80C51系列单片机的结构 3.3.1 80C51单片机逻辑结构 ; 单片机内部主要包含下列几个部件： ? 一个8位CPU； ? 一个时钟电路； ? 4KB程序存储器； ? 128B数据存储器； ? 两个16位定时/计数器； ? 64KB扩展总线控制电路； ? 四个8位并行I/O端口； ? 一个可编程串行接口； ? 五个中断源，其中包括两个优先级嵌套中断。; 3.2.3 80C51单片机内部结构 ;1. CPU 由运算器和控制器两部分电路组成，完成各种运算和控制操作。 （1）运算器电路 包括：ALU（算术逻辑单元）、ACC（累加器）、B寄存器、状态寄存器、暂存器1和暂存器2等部件。 功能：完成算术运算和逻辑运算，运算结果的状态由状态寄存器保存。 ;（2）控制器电路 包括：程序计数器PC、PC加1寄存器、指令寄存器、指令译码器、数据指针DPTR、堆栈指针SP、缓冲器以及定时与控制电路等。 功能：完成指挥控制工作，协调单片机各部分正常工作。 ;程序计数器PC（16位）用来存放即将要执行的指令地址，它可以完成64K的外部存储器寻址，执行指令时，PC内容的高8位经P2口输出，低8位经P0口输出。 数据指针DPTR为16位数据指针，它可以对64K的外部数据存储器和I/O口进行寻址，它的低8位为DPL（地址82H），高8位为DPH（地址为83H）。 堆栈指针SP(8位) 在片内RAM（128字节）中开辟栈区，并随时跟踪栈顶地址，它按