上交大 胡春香 微机原理与应用 2013版 第6章 微机的存储器.ppt

2716 EPROM芯片容量为2K×8位，采用NMOS工艺和双列直插式封装，24条引脚。 存储器与CPU连接（六） CPU外部总线的负载能力，即能带一个标准的TTL负载。 对于MOS存储器来说，它的直流负载很小，主要是电容负载，故在小系统中，CPU可与存储器直接相连。 在较大的存储系统中，连接的存储器芯片片数较多，就会造成总线过载，故应增加总线的驱动能力。通常采用加缓冲器或总线驱动器等方法来实现。 1. CPU外部总线的负载能力 连接注意问题（一） 由于CPU的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。 2. 各种信号线的配合与连接 连接注意问题（二） 数据线：数据传送一般是双向的。 存储器芯片的数据线有输入输出共用的和分开的数据线的连接两种结构。 对于共用的数据线，由于芯片内部有三态驱动器，故它可直接与CPU数据总线连接。 输入线与输出线分开的芯片，则要外加三态门，才能与CPU数据总线相连。 连接注意问题（三） 控制线：CPU通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。 地址线：一般可直接接到CPU的地址总线。 大容量的动态RAM，为减少引线数目，往往采用分时输入的方式，需在CPU与存储器芯片之间加上多路转换开关。 连接注意问题（四） CPU在取指和存储器读、写操作时，其时序是固定的，由此来选择存储器的存取速度。 对速度较慢的存储器，需要增加等待周期Tw，以满足快速CPU的要求。 3. CPU时序与存储器存储速度之间的匹配 连接注意问题（五） 内存包括RAM和ROM两大部分，而RAM又分为系统区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地址空间。 目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。 4. 存储器地址分配及片选信号的产生 连接注意问题（六） 地址码 A0-A11 加到RAM芯片的地址输入端，经X与Y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在I/O电路的输入端。 I/O电路对读出的信号进行放大、整形，送至输出 缓冲寄存器。 缓冲寄存器一般具有三态控制功能，没有开门信号，所存数据还不能送到DB上。 3. 静态RAM的读/写过程 读出过程 静态随机存储器（三） 在送上地址码的同时，还要送上读/写控制信号和片选信号。 读出时，使R/W=1，CS=0，这时，输出缓冲寄存器的三态门将被打开，所存信息送至DB上。 于是，存储单元中的信息被读出。 地址码加在RAM芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。 将要写入的数据放在DB上。 加上片选信号CS=0及写入信号R/W=0。 这两个有效控制信号打开三态门使DB上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。 写入过程 静态随机存储器（五） 静态RAM芯片有2114、2142、6116、6264等。 例如：常用的Intel 6116 是CMOS静态RAM芯片，双列直插式、21引脚封装。它的存储容量为2K×8位，其引脚及内部结构框图如图5.7所示： 4. 静态RAM芯片举例 静态随机存储器（六） 2Kx8 27 24 8位 静态随机存储器（七） 动态RAM芯片是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路一般由四管、三管和单管组成，以三管和单管较为常用。 由于它所需要的管子较少，故可扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用动态RAM芯片。 动态随机存储器 由3个管子和2条字选择线，2条数据线组成。 三管动态基本存储电路 写数 控制管 读数 控制管 存储管 预充电管 输出电容 栅极电容 动态基本存储电路（一） 写操作时，写选择线上为高电平，T1导通。 待写入的信息由写数据线通过T1加到T2管的栅极上，对栅极电容Cg充电。 若写入1，则Cg上充有电荷； 若写入0，则Cg上无电荷。 写操作结束后， T1截止，信息被保存在电容Cg上。 读操作时，在T4管栅极加上预充电脉冲，使T4管导通，读数据线因有寄生电容CD而预充到1。使读选择线为高电平, T3管导通。 若T2管栅极电容Cg上已存有“1”信息，则T2管导通。这时，读数据线上的预充电荷将通过T3，T2而泄放，于是，读数据线上为0。 若T2管栅极电容上所存为“0”信息，则T2管不导通，则读数据线上为1。 经过读操作，在读数据线上可读出与原存储相反的信息。若再经过读出放大器反相后，就可得到原存储信息了。 对于三管动态基本存储电路，即使电源不掉