14计科组成原理复习习题.pdfVIP

1 1 1 1. 1、已知：x= 0.1011，y = - 0.0101 ，求 ：[ x]补，[ x]补，[ - x ]补，[ y]补， 2 4 2 1 [ y]补，[ - y ]补 。 4 2 、用16K × 1 位的DRAM 芯片构成64K × 8 位的存贮器。要求： （1）画出该寄存起组成的逻辑框图。 (2) 设存贮器读 / 写周期均为0.5 μs，CPU 在1 μs 内至少要访存一次。试问采用哪 种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存贮单元刷新一遍，所需实 际刷新时间是多少？ 3、指令格式如下所示，OP 为操作码字段，试分析指令格式的特点。 15 10 7 4 3 0 OP 源寄存器 基值寄存器 位移量（16 位） 4 、CPU 结构如图 1 所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分 之间的连线表示数据 通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。 （2 ） 简述指令从主存取到控制器的数据通路。 （3 ） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图.1 5 试推导磁盘存贮器读写一块信息所需总时间的公式。 6 如图A.2 所示的系统中断机构是采用多级优先中断结构，设备A 连接于最高优先级，设备 B 次之，设备C 又次之。要求CPU 在执行完当前指令时转而对中断请求进行服务，现假设： TDC 为查询链中每个设备的延迟时间，TA 、TB 、TC 分别为设备A 、B 、C 的服务程序所需的 执行时间，T 、T 为保存现场和恢复现场所需时间。 S R 试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个 设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许” 机构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。 图.2 n 7.设[x] =x .x x …x 。 求证：x = -x + x 2-i 补 0 1 2 n 0  i i 1 8.指令格式如下所示，其中OP 为操作码，试分析指令格式特点。 18 12 10 9 5 4 0 OP ——— 源寄存器 目标寄存器 9.以知 cache 命中率 H=0.98，主存比 cache 慢四倍，以知主存存取周期为 200ns，求 cache/主存的效率和平均访问时间。 10.某计算机有8 条微指令I —I ，每条微指令所包含的微命令控制信号见下表 ，a—j 分别 1 8 对应 10 种不同性质的微命令信号。假设一条微指令的控制字段仅限8 位，请安排微指令的 控制字段格式 11. （1）某总线在一个总线周期中并行传送4 个字节的数据，假设一个总线周期等于一个 总线时钟周期，总线时钟频率为33MHZ ，求总线带宽是多少？（2 ）如果一个总线中并行 传送64 位数据，总线频率升为66MHZ，求总线带宽是多少 12.