微机原理课件第10讲课件.ppt

第五章 存储器 存储器的分类 计算机工作时存取程序和数据的过程 由内存 ROM中的引导程序启动系统； 从外存中读取系统程序和应用程序，送到内存的 RAM中，运行程序； 程序运行的中间结果放在 RAM中，(内存不够时也放在外存中)； 程序结束时将最后结果存入外部存储器。 存储器的分类 8086存储体与总线的连接 5.2 RAM随机访问存储器 RAM随机访问存储器(Random Access Memory) CPU能根据RAM的地址将数据随机地写入或读出。电源切断后，所存数据全部丢失。按照内部结构的不同，可以分成动态存储器DRAM和静态存储器SRAM。 ?SRAM静态RAM (Static RAM) 静态RAM速度非常快，只要电源存在内容就不会自动消失。它的基本存储电路为6个MOS管组成1位。访问周期约20~40ns。 常见的SRAM芯片 2114(1K×4位)； 6116(2K×8位)； 6264(8K×8位)； 62128(16K×8位)； 62256(32K×8位) SRAM存储芯片内部结构 SRAM存储芯片由地址译码器、存储矩阵、控制逻辑和三态数据缓冲器组成。 以INTEL2114为例说明芯片结构 ①地址线A0~A9,可知其能确定的 存储单元为210=1k。 ②数据线DQ1~DQ4，每个存储单 元可存储4位数据。 ③由上确定其容量为1K×4b。 ④控制线有CS#和R/W#。 ①存储矩阵 一块存储器芯片由基本存储单元构成矩阵；一个基本存储单元存放一位二进制信息。 两种构成方式（字结构、位结构） 字结构方式：一个字节的8位制 作在一块芯片上，选中芯片可一次 性读/写8位信息，封装时引线较多。 【例如】：1K的存储器芯片由 128×8组成，访问它要7根地址线 和8根数据线。 ①存储矩阵 位结构方式：1个芯片内的基本单元作不同字的同一位，8位由8块芯片组成。优点是芯片封装时引线少。 【例如】 1 K存储器芯片由1024×1组成，访问它要10根地址线和1根数据线。 ②地址译码器 CPU读写一个存储单元时 先将地址?地址总线； 高位地址?译码后产生片选信号； 低位地址 ?存储器?(地址译码器)译码选中所片内存储单元；最后在读 /写信号控制下读出或写入。 【注意】将地址分解为行地址和列地址可以减少连线的复杂程度。如采用线性译码器A9~A0将产生1024个输出，而采用行4列6的译码输出为24+26=80。 ③控制逻辑和三态数据缓冲器 CPU送出的高位地址经译码后，送到逻辑控制器的CS#端，即产生片选信号，根据读写控制信号（R/W#）进行读/写操作。数据经三态数据缓冲器送到数据总线上或将数据写入存储器。 SRAM访问演示 以INTEL2114为例说明存储器访问和写入过程。 演示内容：往1000000111单元写入0101并读出。 DRAM动态存储器 ?DRAM动态RAM (Dynamic RAM) DRAM的内容在10-3或l0-6秒之后自动消失，必须周期性的在内容消失之前进行刷新(Refresh)。 由于它的基本存储电路由一个晶体管及一个电容组成，因此它的集成度高，成本较低，另外耗电也少，但它需要一个额外的刷新电路。 DRAM运行速度较慢，SRAM比DRAM要快2~5倍，一般，PC机的标准存储器都采用DRAM组成。 DRAM的结构 单管动态RAM结构 DRAM的读操作 行地址译码使行选择信号为高电平?行上管子 V导通?刷新放大器读取电容C上的电压值折合为“0”或“1” ?列地址译码使某列选通?行和列均选通的基本存储单元允许驱动?读出数据； DRAM的写操作 行和列的选择信号为 “1” ?基本存储单元被选中?数据输入/输出线送来的信息通过刷新放大器和V管送到电容C ?数据写入存储单元； DRAM存储芯片举例 以INTEL2164（64K×1）为例说明DRAM芯片引脚 DRAM存储芯片举例 DRAM动态存储器 PC机上常用的内存条 SDRAM同步动态随机存取存储器 DDR SDRAM双倍数据率同步动态随机存取存储器 DDR2 SDRAM第二代双倍数据率同步动态随机存取 存储器 高速缓冲存储器 存储层次 Cache存在的前提 Cache采用SRAM的速度较DRAM有优势 程序访问的局部性原理 由硬件完成，对程序员透明 5.4 ROM只读存储器 ROM随机访问存储器(Read Only Memory) ROM中的数据只能读出，不能写入，掉电后内容不能丢失