6存储器层次结构.PDF

6 存储器层次结构 2017年4月5 日 9:19 1. 在简单模型中，存储器系统是一个线性的字节数组，而且CPU能在一个常数时间内访问每个存储器位 置，但是这没有反映现代系统实际工作的方式。存储器系统（memory system ）是一个具有不同容 量、成本和访问时间的存储设备的层次结构。 2. CPU寄存器保存着最常用的数据。靠近CPU的小的、快速的高速缓存存储器 （cache memory ）作为 一部分存储在相对慢速的主存储器 （main memory ，主存）中的数据和指令的缓冲区域。主存暂时存 放存储在容量较大的、慢速磁盘上的数据。磁盘又作为存储在通过网络连接的其他机器的磁盘或磁带 上的数据的缓冲区域。（层层缓存） 3. 存储器层次结构是可行的，这是因为与下一个更低层次的存储设备相比来说，一个编写良好的程序倾 向于更频繁地访问某一个层次上的存储设备。所以，下一层的存储设备可以更慢速一点，也因此可以 更大，成本更低。整体效果是一个大的存储器池，其成本与层次结构最便宜的存储设备相当，但是却 以接近于层次结构顶层存储设备的高速率向程序提供数据。 存储设备 访问时间 CPU寄存器 0个周期 4. 高速缓存 1~30个周期 主存 50~200个周期 磁盘 几千万个周期 5. 如果你理解了系统是如何将数据在存储器层次结构中上上下下移动的，那么你就可以编写出数据项存 储在层次结构较高、CPU能更快访问的程序。 6. 局部性 ：具有良好局部性的程序倾向于一次又一次地访问相同的数据项集合（时间局部性），或是倾 向于访问临近数据项集合（空间局部性）。 具有良好局部性的程序比局部性差的程序更多地倾向于从存储器层次结构较高的层次处访问数据项 （缓存机制决定的 ），因而运行的更快。 7. 高速缓存存储器作为CPU和主存之间的缓存区域，对应用程序性能的影响最大。 分区 《深入理解计算机系统》笔记 的第 1 页 6.1 存储技术 2017年4月11 日 19:13 一、随机访问存储器 1. 随机访问存储器（Random-Access Memory ，RAM ）分为两类： a. 静态RAM （SRAM ）：用来作为高速缓存存储器，既可在CPU芯片上，也 可以在片下； b. 动态RAM （DRAM ）：用来作为主存以及图形系统的帧缓冲区。 SRAM比DRAM更快，也更贵。 2. SRAM将每个位存储在一个双稳态的存储器单元中。每个单元是用一个六晶体 管电路来实现的。这个电路可以无限期地保持在两个不同的电压配置或状态之 一。其他任何状态都是不稳定的，一旦SRAM单元出于不稳定状态，电路会迅 速转移到两个稳态中的一个，犹如下图所示的倒转的钟摆结构： 原则上，钟摆也能在垂直的位置无限期地保持平衡，但最细微的扰动也能使它 倒下并不能恢复。 由于SRAM单元的双稳态特性，只要有电 ，它就会永远保持它的值，即使有干 扰扰乱，当干扰消除时，电路就会恢复到稳定值。 （抗干扰性能好） 3. DRAM将每个位存储为对一个电容（一般 法拉）的充电。DRAM可 以制造得非常密集，每个单元由一个电容和访问晶体管组成。与SRAM单元不 同，DRAM单元对干扰十分敏感 ，并且在电容的电压被扰乱后，永远也不恢 复。暴露在光线下会导致电容电压改变 （数码照相机和摄像机中的传感器本质 上就是DRAM单元）。 很多原因会导致DRAM单元在10~100毫秒时间内失去电容，相比于计算机运行 的时钟周期是以纳秒来计算，这个时间保持的相当长。存储器系统必须周期性 地通过读出，然后重写来刷新存储器的每一位。有的计算机系统也会使用纠错 码纠正错误。 4. SRAM与DRAM在关电后会丢失保存的信息，相关比较如下： 5. DRAM芯片中的单元（位）被分成d个超单元（单元，字），每个超单元由w 个DRAM单元组成。一个d*w的DRAM总共存储了dw位信息。超单元被组织成 分区 《深入理解计算机系统》笔记 的第