Intel XScale的系统结构.PDF

《嵌入式系统与应用》教学课程之 《嵌入式系统与应用》教学课程之 第五章 Intel XScale的系统结构 主讲人：谢银波 武汉大学电子信息学院 武汉大学电子信息学院 XScale系统结构简介 XScale核是采用ARM V5TE 架构的处理器 （ARM V5TE 是一种32位RISC处理器的内核，其基本性能相当于ARM10 系列内核的处理功能）是Intel 公司的StrongARM 的升 级换代产品。它具有高性能、低功耗等特点。 XScale核 可以组合众多的外设来提供ASSP(Application specific Standard Productor)的产品应用。 比如，PXA处理器内部集成了LCD控制器、多媒体控制 器和外扩接口等外围设备，可以为开发低功耗的多媒体手 持设备提供完善的解决方案；又如，XSCale核可以组合高 带宽的PCI接口内存控制器和网卡等外设，构成一个高性 能、低功耗的I/O或者网络处理器。 XScale微架构的系统结构特性图 （7－stage Pipeline）7级超流水线 BTB(分支目标缓存) MAC（乘/累加器） XScale MMU（存储器管理部件） 微 架 I-Cache(指令快存) 构 的 D-Cache(数据快存) 特 Fill-Buffer(填缓存) 性 Write-Buffer（写缓存） Performance Monitoring（性能监视） Power Management(电源管理) Debug(调试) XScale微架构的特性 （1）7级超流水线 （2）乘/累加器MAC(Multiply / Accumulate) DSP 功能的40位乘/累加器 单周期的16×32位操作 单指令多数据流SIMD的16位操作 （3）存储器管理部件（MMU） 识别可快存和不可快存(Cacheable or Non-cacheable)编码 控制选择数据Cache 和小型数据Cache 写回和写直通 允许存储外部存储器的写缓冲器合并操作 允许数据写分配策略 支持XScale 扩展的页面属性操作 （4）指令Cache 32K 字节，32路组相联映像，32字节/行 循环替代算法 支持锁操作，以提高指令Cache 的效率 2K 字节小型指令Cache ，2路组相联映像，32字节/行，只用于 常驻在核内的软件调试 （5）分支目标缓冲器（BTB） 128入口（表项）的直接映像Cache （6）数据Cache 32字节，32路组相联映像，32字节/行 循环替代算法 支持锁操作，提高数据Cache 效率 可重构为28字节数据RAM 2字节小型数据Cache ，2路组相联映像，32字节/行，专为大 型流媒体数据 （7）填入缓冲器 4－8入口（表项） 提高外部存储器的数据取 相关的暂挂缓冲器(pend buffer) （8）写缓冲器 8入口（表项） 支持合并操作 （9）性能监视 2个性能监视计数器 监视XScale 核各种事件 允许用软件测量Cache 效率，检测系统瓶颈以及程序总的时延 （10）电源管理 电源管理 时钟管理 （