XAMPLES 应用指南 如果您希望进一步了解我们的FPGA如何适用于.DOC

XAMPLES... 应用指南 如果您希望进一步了解我们的FPGA如何适用于众多应用，建议阅读以下应用指南。  XAPP897：使用ZYNQ-7000 AP SOC和FREERTOS设计视频流系统 /cn/support/documentation/applica- tion_notes/xapp897-video-streaming-system-freertos.pdf Dinesh Kumar编写的本应用指南介绍了如何利用Zynq?-7000 All Programmable (AP) SoC中的赛灵思原生IP，创建具备数字视觉接口(DVI)输入和视频测试模式发生器(TPG)输入的视频系统。该参考设计针对的是ZC702评估板，可对视频IP核进行配置，使其具备60Hz的帧处理速率和1920 x 1080的分辨率。该参考设计还能显示系统级带宽使用率和视频时延等指标。这样，设计人员就能利用Zynq-7000 AP SoC创建具备DVI输入和TPG输入的复杂、高性能视频系统。 本应用指南演示了如何使用FreeRTOS操作系统——Zynq-7000 AP SoC的两种推荐操作系统之一（另外一种是Linux）。 FreeRTOS是一种只含有少量文件的免费操作系统，易于连接、使用和维护。FreeRTOS支持多线程或任务、互斥器、信号灯和软件定时器。在参考设计中，主应用在一个FreeRTOS线程中运行， 同时创建另一个FreeRTOS线程，用以逐渐改变屏幕视控系统(OSD)的透明度，以显示混合效果。 该设计使用两个AXI视频直接存储器访问(VDMA)内核， 用以同时传送四个视频流（两个发送视频流和两个接收视频流），每个视频流的帧尺寸为1920 x 1080，帧速率为60 帧/秒，每像素24个数位(RGB)。带视频时序控制器(VTC)的TPG模块负责驱动其中一个VDMA，同时，DVI-In的输入视频负责驱动另外一个VDMA。两个VDMA内核的S2MM（数据流到存储器映射）路径中的数据先在DDR中进行缓冲，再通过AXI VDMA的MM2S通道读回并发送到通用OSD内核，由OSD内核负责将多路视频流复用或叠加成单个输出视频流。  OSD内核的输出通过色彩空间转换器驱动板载HDMI视频显示接口。 该参考设计利用Vivado?系统版本2012.4中的赛灵思 Platform Studio (XPS)创建而成。软件采用赛灵思软件开发套件创建，运行于ARM? 双核处理器上，可实现控制、状态和监控功能。该参考设计通过了全面的硬件验证与测试。 XAPP1078：利用简单的AMP机制在两个ZYNQ SOC 处理器上运行LINUX和裸金属系统 /cn/support/documentation/applica- tion_notes/xapp1078-amp-linux-bare-metal.pdf Zynq-7000 All Programmable SoC包含两个ARM Cortex?-A9处理器，两个处理器经过配置后可以同时运行独立的软件协议栈或可执行文件。本应用指南介绍了一种处理器启动方法，能够让两个处理器分别运行各自的操作系统和应用，并通过共享存储器相互通信。 Zynq-7000 SoC的Cortex-A9处理器共享通用存储器和外设。非对称多处理(AMP)这种机制允许两个处理器分别运行各自的操作系统或裸金属应用，并可利用共享资源将应用进行松散耦合。该参考设计包括在AMP配置下运行两个Cortex-A9处理器所必备的软/硬件，即CPU0运行Linux，CPU1 运行裸金属应用。作者John McDougall格外注意避免两个CPU在共享硬件资源上发生冲突。本文还介绍了如何创建一个可启动的解决方案以及如何对两个CPU进行调试。  56 赛灵思杂志 2013年第二季度  XAPP890：使用VIVADO HLS工具实现ZYNQ ALL PROGRAMMABLE SOC SOBEL滤波器 /cn/support/documentation/applica- tion_notes/xapp890-zynq-sobel-vivado-hls.pdf 本应用指南介绍了如何利用Vivado 高层次综合(HLS)工具在Zynq-7000 All Programmable SoC ZC702基础目标参考设计(TRD)中生成Sobel边缘检测滤波器。作者Fernando Martinez Vallina、Christian Kohn和Pallav Joshi介绍的这种设计方法是一种将Vivado HLS 生成的IP模块集成到Zynq SoC系统中的基础流程。 Vivado HLS工具可以将处理器算法迁移至FPGA逻辑。对于Zynq 器件，这意味着将代码从AR