华南理工大学《数字电子技术实验》A卷.docVIP

华南理工大学2006-2007（下）期末考试 《数字电子技术实验》试卷 （A卷）参考答案 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上； 3．考试形式：闭卷； 4. 本试卷共三大题，满分100分， 考试时间120分钟。 题 号 一 二 三 四 总分 得 分 评卷人 一、判断题：请在你认为陈述正确的题目前圆括号内打“√”认为错误的打“×”（每题 1 分，共 10 分） 1. （× ） CMOS 电路比 TTL 电路功耗大。 2. （× ）DSO25216逻辑分析仪功能可以准确测量正弦波的电压参数。 3. （× ）寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。 4. （√ ）多谐振荡器无需外加触发脉冲就能产生周期性脉冲信号。 5. （× ）虚拟仪器DSO25216是示波器、逻辑分析仪、频率计和失真度测试仪四合一仪器。 6. （× ）. （√ ）进制计数器既可实现计数也可用于分频。 ）同步计数器的计数速度比异步计数器快。 9. ） 10. （√ ）0（D） 输入都是0；（B）任一输入为0；（C）仅一输入为0；（D）全部输入是1。 2. TTL和CMOS集成芯片最大的工作电压范围是_________伏。（A） （A）4.5~5.5和3~18；（B）3~5.和4~18；（C）4.5~5.5和5~36；（D）3.5~5.5和3~12。 3. .数字信号的逻辑0的电位值是（B） 0伏；（B）由具体电路而定，但应该小于噪声容限的最小值；（C）0.4伏（D）0.3伏 4. 某系统的工作波形如下，要求用两通道示波器观察和测量时，测得波形正确，应该选择哪路信号作为同步信号效果较好（C） a路；（B）b路；（C）c路；（D）d路。 5. 在下列逻辑电路中，不是组合逻辑电路的有（D）。 （A）译码器； （B）.编码器； （C）全加器； （D）寄存器。 三、解答下列问题（共 20 分） 1． 用TDS2002数字示波器测量一路波形，被测信号由CH2输入，若按AUTOSET键未能使被测信号稳定显示，该如何进行调节？（6分） 答：调节方法如下： （1）打开触发菜单，触发信号源选择CH2；（3分） （2）调节触发电平和扫描速度，使其达到合适值。（3分） 2．TTL门能否实现线与逻辑？为什么？普通结构CMOS门、OC门中哪种可以实现线与逻辑？（7分） 答：（1）不能。因为普通结构的TTL逻辑门的输出端都不允许并联使用，因为由推拉式输出结构可以知道，如果并联使用的逻辑门不同时为高或低电平时，低电平的门输出阻抗很小，几乎对地短路，输出高电平的门的输出电流就会很大，可能导致门电路损坏。（4分） （2）普通结构CMOS门、OC门中OC可以实现线与逻辑。（3分） 3.同步计数器与异步计数器有何区别？ （7分） 答：（1）同步计数器内部的触发器拥有同一个时钟信号，在时钟的作用下各触发器同时翻转；异步计数器内部的触发器没有共同的时钟信号； （3分） （2）相同条件下同步计数器比异步计数器工作速度高；（2分） （3）同步计数器比异步计数器不容易出现冒险现象。（2分） 四、实验设计（60分） 设计题目： 用JK触发器设计一个6进制同步计数器，输出3位2进制数Q3 Q2 Q1按以下规律变化： 设计一个频率为250Hz的脉冲源作为计数器的时钟信号。 2、要求： 根据题目要求写出详细的设计过程； 设计的电路最简单，即使用的器件最少； 用实验的方法验证你所设计的电路的正确性，即第一，用示波器测量脉冲源输出信号的实际频率；第二，用脉冲源输出作为计数器输入，用逻辑分析仪观察并把脉冲源输出端和计数器三个输出端的波形描绘在试卷上，同时举手由监考老师确认方能拆除实验电路，否则操作分得0分； 3、提示： （1）设计计数器时，可以利用无关项使电路的化简简单化，使用器件少，如Q2、Q3的状态转换卡诺图 4、可选器件及仪器包括：双 J-K触发器74LS73两片、四2输入与非门74LS00两片；四2输入与非门CD4011一片、四2输入或非门74LS02一片、四2输入或门74LS32一片、异或门74LS86一片、集成计数器74LS161一片、555时基电路一片；100K、10K、1K电位器各一个；12K、3.3K、6.8K电阻各一个；0.1uF、0.047uF、0.01uF电容各一片；1KHz方波信号源一个，+5V直流稳压电源，万用表，TDS-2002数字示波器，虚拟仪器DSO2516A等。 5、评分标准 （1）计数器驱动方程的完整理论推导（25分） （2）脉冲信号源的设计（5分） （3）画出实验电路原理图（计数器、脉冲信号源各5分）（10分）