华南理工大学《数字电子技术实验》D卷.docVIP

诚信应考,考试作弊将带来严重后果！ 华南理工大学2006-2007（下）期末考试 《数字电子技术实验》试卷 （D卷）参考答案 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上； 3．考试形式：闭卷； 4. 本试卷共三大题，满分100分， 考试时间120分钟。 题 号 一 二 三 四 总分 得 分 评卷人 一、判断题：请在你认为陈述正确的题目前圆括号内打“√”认为错误的打“×”（每题 1 分，共 10 分） 1. （× ）数字信号的逻辑0的电平为0伏。 2. （× ）TTL与非门的输出端可直接接地。 3. （× ）寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。 4. （× ）单稳态触发器无需外加触发脉冲就能产生周期性脉冲信号。 5. （× ）Electronic Workbench可以实现电路硬件功能。 6. （× ）触发器有电平触发和边沿触发方式，触发器的输出状态由触发方式决定。 . （√ ）二进制计数器既可实现计数也可用于分频。 ）。 9.） 10.（√ ） 二、选择题：下列各题目中，每题有A、B、C、D四个被选答案，其中只有一个答案是最佳的，请把最佳答案前的代号填入该题后的圆括号内（每题 2分，共 10 分） 1. 肖特基TTL门电路如下图所示，引入肖特基三极管的主要目的是改进电路性能，下面错误说法是（C）。 (A).减少三极管饱和程度；（B）.提高门电路的开关速度； （C）.增加三极管饱和深度，使电路工作稳定；（D）减少饱和深度，达到抗饱和目的。 2. TTL和CMOS集成芯片最大的工作电压范围是_________伏。（A） （A）4.5~5.5和3~18；（B）3~5.和4~18；（C）4.5~5.5和5~36；（D）3.5~5.5和3~12。 3. 在何种输入的条件下，“与非”运算的结果是逻辑0（D） 输入都是0；（B）任一输入为0；（C）仅一输入为0；（D）全部输入是1。 4. 下列各函数相等，其中无冒险现象的函数式有（D）。 5. 根据集成电路功能可以将集成电路分为三类，下面不完成符合此分类法的电路是( B ) (A) 数字集成电路；(B) 定时集成电路；（C） 模拟集成电路；（D） 数模混合集成电路。 三、解答下列问题（共 20 分） 1．、在用两通道示波器测量某系统波形时，如果操作正确，测得其波形如下，请说明其正确的操作过程。（6分） 答：（1）选择d路信号作为同步信号，接入示波器其中一个通道，设为CH1；（2分） （2）示波器的触发信号源选择CH1，并调节触发电平和扫描速度旋钮，使其稳定显示和适合观察测量；（2分） （3）d路信号在整个观察测量过程中一直与CH1保持连接，并不能调节触发电平和扫描速度等旋钮，其它信号用CH2通道观察测量。（2分） 2．在观察和测量一个CMOS非门电路的传输特性曲线时，芯片的工作电源为单电源6V，示波器在Y-T状态下观察到输入端的波形如下图，示波器的Y轴灵敏度指示值为0.5V/格，水平T轴为0.2ms/格，如果示波器调为X-Y格式，连接及其他条件都正常，能否显示其完整的传输特性曲线，请说明理由。（7分） 答：不能。（2分） 因为从图中可以看出，锯齿波的幅度是1.25V，而CMOS非门电路的门槛电平VT的理论值约为VDD/2，即约3V，锯齿波的幅度远远小于VT的理论值，所以不能完整地显示其传输特性曲线，只能显示一段高电平直线。（5分） 3．用集成电路芯片555构成的多谐振荡器时，电路如下图，电容C1起什么作用？如果第5脚不接电容，改接某合适的电位，对电路的工作会产生什么影响？（7分） 答：电容C1的起抗干扰的作用。（3分） 如果第5脚不接电容，改接某合适的电位，会使电路的阀值电平改变，从而使电路的充、放电的电平改变，时间也就改变。（4分） 四、实验设计（60分） 用两个JK触发器74LS73设计两个D触发器，然后用该D触发器设计一个两位的二进制同步计数器，该计数器的输出为Q1、Q2，Q1为低位，Q2为高位，当Q2、 Q1同时为高电平时，电路输出端Z为0，其它状态则输出端Z为1，电路框图如下，请你设计该电路。 2、要求： （1）根据题目要求写出D触发器和二进制同步计数器详细的设计过程； （2）设计的电路最简单，即使用的器件最少； （3）用实验的方法验证你所设计的电路的正确性，即两位二进制计数器输入端clk为1KHZ 时，用逻辑分析仪观察并把clk、Q1、Q2、Z端的波形描绘在试卷上，同时举手由监考老师确认方能拆除实验电路，否则操作分得0分； 3、可选器件及仪器包括：双 J-K触发器74LS73两片、四2输入与非门