华南理工大学《数字电子技术实验》G卷.docVIP

诚信应考,考试作弊将带来严重后果！ 华南理工大学2006-2007（上）期末考试 《数字电子技术实验》试卷 （G卷） 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上； 3．考试形式：闭卷； 4. 本试卷共三大题，满分100分， 考试时间120分钟。 题 号 一 二 三 四 五 总分 得 分 评卷人 一、判断题：请在你认为陈述正确的题目前圆括号内打“√”认为错误的打“×”（每题 1 分，共 10 分） 1. （×）模拟示波器具有光标功能。。 2. （×）虚拟仪器DSO－25216A的采样速率设为1K能够准确测量频率为1kHz的方波信号的正频宽。。 3. （√）4位2进制计数器74LS161的T和P控制端输入低电平时，输出端状态保持不变。 4. （×）单稳态触发器无需外加触发脉冲就能产生周期性脉冲信号。 5. （√）虚拟仪器DSO－25216A在同样的采样速率下，存储深度为128K时，记录的时间比存储深度为8K长。。 6. （×） 7. （√）二进制计数器既可实现计数也可用于分频。 ）。 9.）触发器有电平触发和边沿触发方式，触发器的输出状态由触发方式决定。 ）。 答：不能。因为万用表的交流电压档测量的是交流信号的有效值，不是脉冲信号的幅值或电平值。 3．用MAX+plus II完成以下题目：（10分） 1）完成波形图：（6分） 2）在MAX+plus II 平台上一般需要进行四个功能步骤的操作？本题中JK触发器构成的计数器为几进制？是同步还是异步计数器？（4分） 三、实验设计（70分） 设计一个4位2进制脉冲计数器对10K的方波脉冲进行计数，一个4位锁存器存储每个采样周期计数器的4位输出。 系统结构框图如下： 工作流程如下： 实验电路的设计，写出完整的理论推导，画出实验电路原理图。（25分） 可选器件包括：4位2进制计数器74LS161一片； 双 J-K触发器74LS73两片；四D触发器74LS175一片；四2输入与非门74LS00两片；四2输入与非门CD4011一片、四2输入或非门74LS02一片、四2输入或门74LS32一片、异或门74LS86一片。 2．按照实验原理图进行接线，用逻辑分析仪观察并描绘计数器各个输出端波形（40分） 完成此步骤后须举手要求监考老师检查并评分，经监考老师同意方可拆卸实验电路。若未经监考老师检查就拆线的，视该项未能完成，得0分 3．波形记录及实验结果分析（5分） 《数字子技术实验》试卷 第 3 页 共 3 页 _____________ ________ … 姓名 学号 学院 专业 座位号 ( 密 封 线 内 不 答 题 ) ……………………………………………………密………………………………………………封………………………………………线……………………………………线……………………………………… 4ms 锁存器数据更新 1ms 1ms 1ms 1ms 清零 保持 保持 采样 锁存器 1K方波 控制电路 10K方波 脉冲 计数器