组成原理课件 - 高速缓冲存储器.ppt

§7·5 高速缓冲存储器 2、工作原理 3、高速缓冲存储器设计中要考虑的问题 （1）地址映象：主存中的块放入CACHE中的什么地方。 （2）块的替换策略：CACHE放满时将哪块数据移去再调入要访问 的块。 （3）块的更新策略：解决CACHE数据写操作与主存写操作的关系。 （4）CACHE容量16KB ~ 256K和块的容量4B~128B。 、 1、直接映象：一个主存块只能映象到CACHE中的唯一 一个指定块 的地址映象方式。 在访存操作时，根据地址中的块号读出块表中的区号并与当前 地址的区号进行比较，比较结果相同表示CACHE命中，访问可对 CACHE进行，比较不相同则表示不命中，访问需要对主存进行。 特点：不需采用相联存储器，判断命中的方法简单，也不要替换算 法，速度快，可实现大容量的CACHE。但数据块 的冲突率高。 例：有一个CACHE的容量为2K字，每个块16个字，求 （1）该CACHE可容纳多少个块？ （2）如果主存的容量是256K字，则有多少个块？ （3）主存的地址有多少位？CACHE地址有多少位？ （4）在直接映象方式下，主存中的第 i 块映象到CACHE中哪一个块中？ （ 5）进行地址映象时，存储器的地址分成哪几段？各段分别有多少位？ （1）CACHE块数：2K/16=128块 （2）主存块数：256K/16=16K （3）主存的地址位数：log 2 256K=18位 CACHE地址位数：log 2 2K=11位 （4）在直接映象方式下，主存中的第 i 块映象到CACHE中的 i mod 128 个块中 （5）存储器的地址分成区号、主存块号和块内地址三段 区号：主存地址位数与CACHE地址位数之差：18-11=7 主存块号：块地址长度与CACHE的块数有关，CACHE是128块，所 以主存块号有 log 2 128=7 位 块内地址：每个块由16个字组成， 所以块内地址的位数： log 2 16 =4 位。 2、全相联映象：每个主存块可映象到任何CACHE块的地址映象。 在访问操作时，根据地址中的块号在块表中查找是否有相同的主存 块号。如果有，则表示CACHE命中，将对应的CACHE块号取出并 对CACHE进行访问，如果没有，则CACHE没有命中，需对主存访 问，在将主存中的块调入CACHE中的同时将主存块号写入块表中， 以改变地址映象关系。 特点：是最灵活的地址映象方式，地址是映象算法复杂，需要采用 相联存储器，适合小容量的CACHE，速度慢。 3、组相联映象：是将存储空间分成若干组，各组之间是直接映象， 而组内各块之间则采用全相联映象。此方式是上述 两种方式的折衷。 CACHE 0组 第0 区 0组