线性相位误差补偿器之研发与应用-国家试验研究院.PDF

線性相位誤差補償器之研發與應用 前言 在過去的 幾十年來 ，由於半導體技術的快速發展， 使得功能越 來越複雜的積體電路得以整合在單一晶片內，使單晶片的功能日益強 大，舉凡液晶數位電視、無線手機、網路通訊、遊樂器及多媒體影音 設備都可看到積體電路的應用及製程的演進。為了應付這些功能日益 複雜的電子應用產品，超大型積體電路需要更嚴謹的同步時脈訊號以 達到更強大的處理效能。因此，同步時脈產生器 –即鎖相迴路 (phase locked loop, PLL) ，這種關鍵性技術被廣泛的使用在許多的同 步應用中，如時脈產生器(clock generator)和頻率合成器 (frequency synthesizer) 等，在電路設計中扮演著相當重要的角色。 鎖相迴路簡介 一個典型的鎖相迴路是利用負回授的方式產生穩定的輸出頻 率，使輸出頻率不受製程漂移或溫度變化所影響。如第 一圖所示，習 知的鎖相迴路包括：相位偵測器 10 （P hase D etector ）、電流幫浦 20 （Charge Pump ）、迴路濾波器30（Loop F ilter ）、壓控震盪器40（Voltage Controlled O scillator ）以及除頻器 50 （Frequency D ivider ）。其中相 位頻率偵測器用以偵測 振盪頻率 Fvco 經過除數訊號 N 之除頻處理 後，與輸入之第一參考頻率 EXT間之相位差，並將其透過電流幫浦 轉換成相對應之電流輸出。 10 20 40 EXT Voltage FVCO Phase Charge Controlled Detector Pump 30 Oscillator Loop Filter 50 Frequency Divider 圖 一、鎖相迴路 。 如第 二圖所示，理想的相位偵測器（ Phase D etector ），其平均 輸出電流 I out 係與輸入訊號相位差呈線性正比之關係。但在實際應用 上，一個理想的相位偵測器尚未被實現 。因此 ，鎖相迴路常採用相位 頻率偵測器取代理想的相位偵測器，但其僅能於 2π 內保持線性輸 出，並以2π 為週期重複輸出固定比例之平均輸出電流 I out 。 IOUT With Ideal PD ∆θ With Conventional PFD 圖二、理想與非理想 (傳統 )相位偵測器之電流特性曲線。 由於受限於相位頻率偵測器僅能於相位差介於 2π 間保持線性 輸出之特性，因此當鎖相迴路之輸入訊號相位差大於 2π時，相位頻 率偵測器便無法正確的判斷相位差以提供相對應的平均輸出電流，進 而使鎖相迴出現週期滑動（Cycle