2012-2-29 微机(黄英)：第2章_微处理器与其体系结构.ppt

;1. 8086/8088CPU的内部结构;1. 8086/8088CPU的内部结构;① 从内存中取出一条指令，分析指令操作码。 ② 读出一个操作数（如果指令需要操作数）。 ③ 执行指令。 ④ 将结果写入内存储器（如果指令需要）。;① 8086：内部数据总线是16位，外部数据总线是16位， 所以是真正的16位微处理器。 ② 8088：内部数据总线是16位，外部数据总线是8位， 所以是准16位微处理器。;（3）8086/8088CPU由两个独立的功能部件组成：EU＋BIU ? 执行部件 EU ? 总线接口部件 BIU;EU和BIU能相互独立地工作，能使大部分的执行指令和取指令同时进行。;8086/8088CPU的内部结构简图;? 执行部件EU （Execution Unit）;① 算术运算和逻辑运算（由算术逻辑单元ALU完成）； ② 按指令的寻址方式计算出16位的偏移地址，并将它送到BIU（总线接口部件）中，形成20位的实际地址。;? 总线接口部件BIU （Bus Interface Unit ）;① 如果： ;2. 8086/8088CPU的寄存器结构;（1） 通用寄存器组（8个，16位）;① 数据寄存器（AX, BX, CX, DX）;② 地址指针寄存器和变址寄存器（SP, BP, SI, DI）;（2） 段寄存器组 （ 4个， Segment register ）;（3）控制寄存器组（2个）;① 指令指针IP （Instruction Pointer）;② 标志寄存器（Flag Register）;· 6个是状态标志位;· 3个是控制标志位;1、存储器组织;1、存储器组织;· 当存放的数据是一个字时，其低字节放在低地址，高字节放在高地址； · 字的地址用低字节的地址表示。 · 表示为： （00000H） = 1123H （FFFFDH）= 09A8H （FFFFEH）= 6409H ;· 当字的地址是偶数地址时，即从偶数地址开始存放， 称这样存放的字为规则字； · 当字的地址是奇数地址时，即从奇数地址开始存放， 称这样的字为非规则字。;· 存储器与8086CPU连接时，1M的空间实际被分成两个512K的存储空间。;· 存储器与8088CPU连接时，因其外部数据总线是8位，因此对应的1M的存储空间是单一的。;2、存储器的分段和物理地址的形成;· 逻辑地址的表示格式：段基址：偏移地址 · 物理地址 = 段基址×10H＋偏移地址 如：已知某存储单元的逻辑地址为2000H：3300H， 求该存储单??的物理地址？ 解：物理地址 = 段基址×10H＋偏移地址 = 2000H ×10H＋3300H = 23300H ;· 由于I/O设备的工作速度远远低于CPU，所以I/O设备不能直接和CPU总线相连，必须通过 I/O 接口芯片。;四、8086/8088的操作及其时序;四、8086/8088的操作及其时序;4. 一个基本的总线周期的组成：;Return;Return;最小方式下的写总线周期;Return;· 8086/8088CPU是采用40条引脚 DIP（双列直插式）封装。;1、8086/8088CPU两种工作方式;2 、两种工作方式的公用引脚;Return;3、最小工作方式引脚;③ DEN：数据允许信号（26脚，输出，三态），表示CPU准备好接收和发送数据，是CPU提供双向数据收发器8286的选通信号。在访问存储器和I/O，或中断响应周期均有效；在DMA下，被设置为高阻。;⑥ WR：写信号（29脚，输出，三态）此引脚低电平时，表示CPU正在执行存储器或I/O的写操作。在写周期，WR在T2T3TW有效；在DMA被设置为高阻。;⑧ HLDA：总线保持响应信号（30脚，输出），是CPU对请求占用总线使用权的响应信号。 ;· 对8088来说，第34引脚为SSO，与DT/R、M/IO的组合，反映了当前总线周期的操作。;· 8086/8088 最小工作方式引脚列表;· 最小方式的典型结构;8282——地址锁存器;· 8086/8088系统常用8282芯片作地址锁存器。;8286—双向数据收发器;· 8286是常用的8位双向总线驱动器。;第二章 作业及思考题