Cadence版图设计例子.pdf

Cadence IC 设计实验 实验三、 Virtuoso Layout Editor 实验目的：使用EDA 工具进行版图设计。 运行Cadence 版图设计软件： cd 你的学号 cp /eva01/cdsmgr/ICDATA/VLE_5_0.tar . （提醒：最后是空格和小点） tar -vxf VLE_5_0.tar cd Layout 点击屏幕左下方Home Folder ，在弹出的“File Manager ”窗口一直找到你个人Layout 目录 下的.cdsinit 文件 （先要将View 菜单中的Show Hidden Object 设置有效）， 删掉下列2 条指令前面的分号“；”使得你可以使用快捷键： ；load(prependInstallPath(“samples/local/schBindKeys.il”)) ；load(“leBindKeys.il”) layoutPlus （注意字母的大小写！或icfb ） 实验内容与步骤 边学边做：画INV 版图 一、根据设计规则画nmos 版图： [1]、在CIW 窗口中，选择File-Open, （若无nmos Cell ，则建立New ） Library Name design Cell Name nmos View Name layout OK 。 [2]、画poly ：在LSW 窗口中选择poly drawing 层作为当前层 (LSW 上方有一栏提示，画任何层之前必须将该层设为当前层。当前层必须可见。 LSW 提示：AV ：全可见，NV ：全不可见；AS ：全可选，NS ：全不可选。 对于某一层，鼠标中键：可见/不可见，鼠标右键：可选/不可选） [3]、点击 Create-Path 命令；（本实验使你掌握菜单命令，实际上你可以使用图标工具和快 捷键完成很多操作） [4]、单击左键选择一个起点。（此时窗口上方中间的DX, DY 坐标变成0，0 ） 松开左键，向上移动鼠标至DX, DY 坐标变成0，4.8 ；按回车键或者双击鼠标完成它。 提示：你可以用标尺确定长度，点击 Windows-Create Ruler ；如果你想删除标尺， Windows-Clear All Rulers 。它们的快捷键是什么？ [5]、画ndiff ：LSW 中选择ndiff drawing 层作为当前层，点击Create-Rectangle 命令。 [6]、单击左键选择一个起点（注意：此时窗口上方的DX, DY 坐标变成0，0 ）； 松开左键，移动鼠标至DX, DY 坐标变成4.8 ，3.6；按回车键，或者双击鼠标。ESC [7]、Edit-Move 移动ndiff 层，参照下图（DRC 规则）把它放在合适的位置。 nmos 设计规则（允许的最小尺寸）： (1) ndiff overlap of contact 0.9u (2) contact minimum width 0.6u (3) contact spacing 0.6u (4) contact to gate spacing 0.6u (5) poly extension 0.6u (6) metal overlap of contact 0.4u (7) Device length 0.6u 如果画的尺寸不对，选择Edit-Stretch 可以改变大小。 以上各个操作命令都可以选用“Virtuoso Layout Editing ”窗口左边工具图标完成。 说明：本设计规则仅是版图实验的假设数据，并非0.6um 真实工艺。 现在，你完成的版图应如下图所示： [8]、画nmos 器件源、漏极的外连接contact ： metal1 drawing 层作为当前层，在源、漏极画尺寸为1.4um*2.6um 的矩形， contact drawing 层作为当前层，在源、漏极各画两个尺寸为0.6um*0.6um 的contact， （你也可以先画一边，再用左边工具栏中copy 完成另一边） [9]、Save 存盘，关闭nmos 版图窗口。 二、根据设计规则画pmos 版图。 设计规则：pmos (1)