电工学简明教程13.ppt

2.对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。 00 0 全为1 工作原理：例A0A1=00 数据 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 脱离总线 例：利用线译码器分时将采样数据送入计算机。 （1）对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。 逻辑门电路使用中的几个问题 （2）输入端悬空 TTL电路多余的输入端悬空表示输入为高电平； CMOS电路多余的输入端不允许悬空，否则电路将不能正常工作。 (3)、多余输入端的处理 1.对于与非门及与门，多余输入端应接高电平，比如直接接电源正端，也可以与有用的输入端并联使用 V CC B A A B （a） （b） ≥1 A B B A （a） （b） ≥1 （1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 真值表 ∑ co A B C S 逻辑符号 13.7.1加法器 13.7 常用组合逻辑电路 真值表 逻辑图 =1 A B S C ? ? （2）全加器： an:加数；bn:被加数；cn-1:低位的进位；sn:本位和；cn:进位。 相加过程中，既考虑加数、被加数又考虑低位的进位位。 an bn cn-1 sn cn ∑ CI CO 逻辑符号 试用74LS183构成一个三位二进制数相加 的电路 S0 S1 S2 C3 A2 B2 A1 B1 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 2Ci 2S 1Ci 1S 2A 2B 2Ci-1 1A 1B 1Ci -1 74LS183 S3 A0 B0 74LS183是加法器集成电路组件，含有两个独立的全加器。 1. 编 码 器 编码:赋予选定的一组二进制代码以固定的含义 n位二进制代码有2n种不同的组合，可以表示2n个信号。 设输入I0? I3，用与非门设计二制编码器。 1 1 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 1 Y0 Y1 I3 I2 I1 I0 I3 I2 I1 I0 输入 0000 0001 0010 0011 0110 0111 1000 1001 1010 1011 1101 1110 1111 0101 1100 0100 0 1 2 3 6 7 8 5 4 9 二进制数 8421码 BCD码 ：0~9十个数码用四位二进制数表示 主要有： 8421码 二－十进制编码器 用与非门设计二－十进制编码器 真值表 13.7.2 译码器 译码是编码的逆过程，将某组二进制组合翻译成电路的某种状态。 （1）二进制译码器（n---2n线译码器） 译码器的输入： 一组二进制代码 译码器的输出： 只有一个有效信号的一组高低电平 A2 A1 A0 Y0 Y2 Y5 Y4 Y1 Y3 Y6 Y7 0 0 0 0 1 1 1 0 0 0 1 1 1 1 0 1 0 0 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 Y0 = A2A1A0 Y1 A2A1A0 = Y2 = A2A1A0 Y7 = A2A1A0 S3 S1 S2 + 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 ? 1 0 ? ? ? ? ? ? ? 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1