关于数字逻辑门电路平均延迟时间的试验测量.docVIP

关于数字逻辑门电路平均传输延迟时间的实验测量 胥 学 金 （西南科技大学电工电子中心 中国绵阳 621010） 摘 要 本文在数字电子技术基础普通实验技术条件下，给出了几种门电路平均延迟时间实验测量方法，以便于大家实验时选用。 关键词 逻辑门电路 平均传输延迟时间 实验测量方法 1．引 言 在数字技术中，关于逻辑门电路参数的测试，对掌握电气特性和应用非常重要。特别是门电路平均传输延迟时间的测量。现就门电路平均延迟时间（tpd）的定义和有关实验测试方法总结如下，以供实验者在做实验时选用和参考。 tpd的定义 现以二输入与非门为例，说明门电路平均延迟时间tpd的定义。 TTL与非门传输延迟时间tpd ，当与非门输入一个脉冲波形时，其输出波形有一定的延迟，如图1所示。定义了以下两个延迟时间： 导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。 截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 图1 TTL与非门的传输时间 由于导通延迟时间与截止延迟时间一般不等，所以与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即定义为： 。。。。。。（1） 一般TTL与非门传输延迟时间tpd的值约为几纳秒～十几个纳秒。 3． 定义法[1]对 tpd的实验测量 在实验测量时，选用CD4069（六反相器）、TTL74LS00（4-2输入与非门），或74HC08（4-2输入与门）等芯片，在含有上述芯片的面包板或实验板上，给芯片加载5伏直流电源，用EE1641B函数发生器的TTL 输出端，输出4伏/200KHZ方波，作为门电路的输入信号，然后用VP-5220D型双踪示波器，双通道校准后，同时测试芯片上某个门电路的输入/输出端信号波形。实验原理电路如图2所示。 图2 定义法测tpd实验原理图 注意，示波器灵敏度打到1V/DIV，扫描时间用uS/DIV并用X10扩展与之配合；示波器信号可选用DC耦合。 测试过程中，让输入/输出信号波形的上、下幅度，分别关于X标尺对称，并重合，显示边缘清晰，然后在X标尺上读出前、后延迟时间，代入（1）式计算tpd，并填于表1.中，比较异同。 表1. 芯 片 CD4069 74LS00 74HC08 备 注 手册tpd参数(ns) 45 10 10 测试tpd参数(ns) 100 20 22 误 差 55 10 12 从表1中可看出: （1）实验测试tpd参数与手册tpd参数有误差，这里忽略示波器固有延迟时间，但测试数据与手册数据变化趋势一致，说明测试方法正确、结果可信。 （2）测试结果表明，不同门电路芯片tpd不同，CMOS比TTL大。 4. 振荡法[2]的实验测量 用74LS00上3/4个门（或3个以上的奇数个门）接成3级环型振荡器，如图3 所示。 图3振荡法测tpd实验原理图 上电后，用VP-5220D型双踪示波器，单通道校准后，扫描时间用uS/DIV并用X10扩展，对地测试某个门输出端信号波形，该波形为自激振荡正弦波，靠扰动起振。读出正弦波周期T，然后用下式（2）计算tpd，为5.3ns量级(级联法为13ns)。 计算公式: tpd = T/2n……（2） 其中，T 为周期,n=3（环型振荡器上门的个数）。 级联法[3]的实验测量 用CD4069上的5/6个门（也可以用6个，主要是增加延迟时间以利于测量）串联起来，接成如下级联实验电路，如图4示。 图4级联法测tpd实验原理图 上电后，用EE1641B函数发生器的TTL 输出端，输出200KHZ以上标准幅度方波，作为门电路的输入信号ui，用VP-5220D型双踪示波器，如定义法一样，用双通道测量级联门电路的输入/输出端信号uo波形，读出前、后延迟时间，代入下式（3）计算tpd，并填入下表中。 Tpd = 1/2 n *（tlh+thl）…..（3）， 其中，n=5（级联门的个数）。 表2. 芯 片CD4069 n=5 n=3 备 注 级联法tpd参数(ns) 34 48 振荡法tpd参数(ns) 42 50 误 差(ns) 8 2 然后，撤除门电路输入端上信号和示波器输入通道，把级联门电路的输出端与输入端首尾相联，构成5级环型振荡器，如图5所示。并振荡法测算tpd==T