微电子学进展.doc

什么是摩尔定律？ 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小√2倍。 摩尔定律：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。换言之，每一美元所能买到的电脑性能，将每隔18个月翻两倍以上。 半导体器件的发展随着集成度越来越高呈现的特点？特征尺寸越来越小,芯片尺寸越来越大, 单片上的晶体管数越来越多, 时钟速度越来越快, 电源电压越来越低, 布线层数越来越多, I/O引线越来越多 半导体器件的基本模块构成 1) pn结 2金属-半导体接触 3MOS结构 4 异质结：两种不同的半导体相接触所形成的界面区域。5 超晶格：超晶格材料是两种不同组元以几个纳米到几十个纳米的薄层交替生长并保持严格周期性的多层膜 MOS—FET器件的参数——阈值电压 阈值电压的定义：使半导体表面达到强反型时所需加的栅源电压， 是区分MOS器件导通和截止分界点。 跟什么有关系：阈值电压与平带电压、半导体掺杂浓度、氧 化层电荷、氧化层厚度等有关 计算公式： 理想MOSFET的阈值电压： 实际MOSFET的阈值电压: 阈值电压VT的控制: 1）. 调整功函数差?ms: 选择合适的栅极材料 2）. 调整φfp：改变衬底的掺杂浓度和耗尽层电荷密度 3）. 减小界面电荷Qss：采用(100)Si或者适当的氧化方法 4）. 改变绝缘层电容Cox：改变绝缘介质的厚度和介质材料 5）. 离子注入对阈值电压的调整：最有效的方法 5、半导体器件小型化的实现？ 怎么实现：按比例小型化 小型化因子：横向尺寸 1/K、纵向尺寸 1/K、杂质浓度 K、电流、电压 1/K、电流密度 K、电容（单位面积） K、电路延迟时间 1/K、功率损耗1/K2 、功率密度 1、功率耗散×延迟时间 1/K3 小型化中存在的问题： 热电子效应 由于在器件尺寸缩小过程中，电源电压不可能和器件尺寸按同样比例缩小，这样导致MOS器件内部电场增强，当MOS器件沟道中的电场强度超过100KV/cm时，电子在两次散射间获得的能量将可能超过它在散射中失去的能量，从而使一部分电子的能量显著高于热平衡时的平均动能而成为热电子。 热电子效应表现在以下三个方面： 热电子向栅氧化层中发射 热电子效应引起的衬底电流 热电子效应引起栅电流 (2)小型化之后引起漏致势垒降低效应（DIBL） 器件未按比例缩小，或源漏结的结深太深或者衬底的掺杂 浓度太低等情况下，源区和漏区之间存在着较为明显的电 学作用，变现为漏致势垒降低现象。 避免DIBL效应的方法： 1）. 在制造时应保证源-沟道结和漏-沟道结足够浅。 2）. 衬底的掺杂浓度足够高，可由反穿离子注入来实现。 (3)小型化之后引起的短沟道效应：短沟效应（Short Channel Effect, SCE): 阈值电压随着沟道长度的减小而降低。 (4)小型化之后引起的窄沟道效应：沟道厚度减小时，阈值电压随着沟道长度的减小而升高。 半导体器件工艺 前端工艺： 1）热处理与离子注入： 热氧化 扩散 掺杂 离子注入 快速热退火 2）图形转移： 光刻 湿法刻蚀 刻蚀 干法刻蚀 3）薄膜去除：化学机械 4）薄膜生长 蒸发 物理淀积 溅射 化学气象淀积:LPCVD、PECVD 外延生长：MOCVD、MBEALD 平坦化 后端工艺：互连工艺 提高分辨率的方法（光刻中） 分辨率：在光刻胶层能够产生的最小图形通常被作为光刻胶的分辨率。产生 的线条越小，分辨率越高。分辨率不仅与光刻胶本身的结构、性质 有关，还与特定的工艺有关，比如：曝光光源、显影工艺等 R=K1λNA 提高分辨率的方法: 1）降低K值—相移掩模技术 PSM 2）光刻胶对比度改进 3）增加数值孔径 4）减小波长λ 浸没式光刻问题： 1）液体材料的选择 2）液体媒介中的气泡问题一直是浸没式光刻技术的关键 3）液体媒介中的颗粒 4）双曝光(double patterning) 工艺技术 浸没式光刻：需要在光刻机投影物镜最后一个透镜的下表面与硅片上的光刻胶之间充满高折射率的液体。 8、化学气相淀积 化学气相淀积 (CVD)：一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并淀积出所需固体薄膜的生长技术 原子层淀积（ALD）：?是一种可以将物质以单原子膜形式一层一层的镀在基底表面的方法, 实现铜籽晶层和扩散阻挡层淀积的原子层级控制 特点： 1)是一种可以将物质以单原子膜形式，一层层的镀在基底 表面的方法。 2)与CVD相似，但每次反应只沉积一层。 3) 使用ALD技术能够在高深宽比结构薄膜沉积时具有 100%台阶覆盖率,对沉积薄膜成份和厚度具有出色的控 制能力,能获得纯度很高质量膜。 4) 不过 ALD目前的缺点