PCB设计中的差分线.pdf

PCB设计中的差分线 在高速数字电路设计过程中，工程师采取了各种措施来解决信号完整性问题，利用差分线 传输高速数字信号的方法就是其中之一。在 PCB 中的差分线是耦合带状线或耦合微带线， 信号在上面传输时是奇模传输方式，因此差分信号具有抗干扰性强，易匹配等优点。随着人 们对数字电路的信息传输速率要求的提高，信号的差分传输方式必将得到越来越广泛的应 用。1 用差分线传输数字信号 如何在高速系统设计中考虑信号完整性的因素，并采取有效 的控制措施，已成为当今国内外系统设计工程师和 PCB 设计业界的一个热门课题。利用差 分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。 在印刷 电路板上的差分线，等效于工作在准TEM 模的差分的微波集成传输线对，其中，位于PCB 顶层或底层的差分线等效于耦合微带线；位于多层 PCB 的内层的差分线，正负两路信号在 同一层的，等效于侧边耦合带状线，正负两路在相邻层的，等效于宽边耦合带状线。数字信 号在差分线上传输时是奇模传输方式，即正负两路信号的相位相差 180°，而噪声以共模的 方式在一对差分线上耦合出现，在接受器中正负两路的电压(或电流)相减，从而可以获得信 号，消除共模噪声。而差分线对的低压幅或电流驱动输出实现了高速集成功耗的要求。2 差 分线的阻抗匹配 差分线是分布参数系统，因此在设计PCB 时必须进行阻抗匹配，否则信号 将会在阻抗不连续的地方发生反射，信号反射在数字波形上主要表现为上冲、下冲和振铃现 象。传输线的特性阻抗可以由有关软件计算出来，它和差分线的线宽、线距及相邻介质的介 电常数有关，一般把差分线的特性阻抗控制在100Ω左右。值得注意的是，一个差分信号在 多层PCB 的不同层传输时(特别是内外层都走线时)，要及时调整线宽线距来补偿因为介质 的介电常数变化带来的特性阻抗变化。终端负载电阻的控制要根据不同的逻辑电平接口，来 选择适当的电阻网络和负载并联，以达到阻抗匹配的目的。3 差分线的一些设计规则 在做 PCB 板的实际工作中，应用差分线可以很大程度上提高信号线的抗干扰性，要想设计出满 足信号完整性要求的差分线，除了要使负载和信号线的阻抗相匹配外，还要在设计中尽量避 免阻抗不匹配的环节出现。现根据实际工作经验，总结出以下规则： 差分线离开器件引脚 后，要尽量相互靠近，以确保耦合到信号线的噪声为共模噪声。一般使用FR4介质时，50Ω 布线规则(差分线阻抗为100Ω)时，差分线之间的距离要小于0.2mm；信号线的长度应匹配， 不然会引起信号扭曲，引起电磁辐射；不要仅仅依赖软件的自动布线功能，要仔细修改以实 现差分线的阻抗匹配和隔离；尽量减少使用过孔和其他一些引起阻抗不连续的因素；不要使 用90°走线，可用圆弧或45°折线代替；信号线在不同的信号层时，要注意调整差分线的线 宽和线距，避免因介质条件改变引起的阻抗不连续。 差分线对的工作原理是使接收到的信 号等于两个互补并且彼此互为参考的信号之间的差值，因此可以极大地降低信号的电气噪声 效应。而单端信号的工作原理是接收信号等于信号与电源或地之间的差值 ，因此信号或电 源系统上的噪声不能被有效抵消。这就是差分信号对高速信号如此有效的原因，也是它用于 快速串行总线和双倍数据率存储器的原因。 在差分线对中，正负两边都必须始终在相同的 环境下沿着传输路径传送。正负两边必须紧靠在一起，以使正负信号经由这些信号上相应点 的电磁场而彼此耦合。差分线对是对称的，因此它们的环境也必须对称。当然，完美的对称 是不可能实现的，因为至少存在着尺寸公差。但设计师如果遵循一些基本规则还是可以获得 接近理想的最佳差分信号结果。建议 确保信号同一时间出现在每条线路的同一点上。要使 走线的各段等长，如图中相同的字母表示的那样。如果差分线对带有串联端接电阻或共模滤 波器，那么这些器件到差分驱动器正负两端引脚的连接距离应该是相等的。最好按点到点布 线，在任何情况下都要让分支线或支路 (图中的C)保持在0.6Tr英寸以内，这里Tr指驱动 器输出上升时间。图中的A和E要尽可能使用相同的长度限制规则。采用现场解决工具(field solver)设计走线间隔，这样可以方便地获得偶模和奇模阻抗值。50欧姆的电路板并不意味着 偶模、奇模或差分特征阻抗也是50欧姆。如果为了终止某个差分信号而将它端接到地或参 考电压，就应考虑应害噪声着杂环境的影响被奇模阻抗。还应考虑端接偶模或共模(偶模值 的一半)以终止有害噪声。如果在两条线间端接，应考虑差模阻抗(奇模阻抗的两倍)。 记住， 只有在差分线对紧密耦合时，来自同一个源的辐射噪声才能被有效抑制，因为只有当走线彼 此靠得非常近时，周围的