Chapter-12_updated 北航本科编译原理课件 张莉课件.ppt

第十二章 目标代码生成;参考书： Computer Architecture: A Quantitative Approach, 3rd version, By John L. Hennessy and David A. Patterson 中文版：计算机体系结构量化研究方法，清华郑维民等译 Compilers: Principles, Techniques, and Tools. By Alfred V. AHO, Monica S. Lam, Ravi Sethi and Jeffrey D. ULLMAN 中文版：（龙3）编译原理，赵建华等译，机械工业出版社 Advanced Compiler Design and Implementation. By Steven S. Muchnick. 中文版：高级编译器设计与实现，赵克佳，沈志宇译，机械工业出版社 ;代码生成器在编译系统中的位置;代码生成器的主要任务;教学编译器架构;代码生成器的输入;代码生成器对输入的要求;目标程序的种类;12.1 现代微处理器体系结构简介 指令集 Instruction Set 流水线和指令级并行 Pipeline and Instruction Level Parallelism 存储结构和I/O Memory Hierarchy and I/O Systems 多处理器和线程级并行 Multiprocessor and Thread Level Parallelism;12.1.1 指令集架构;Accumulator-based Architecture UNIVAC-I, EDSAC, IAS, 1950s Stack Architecture B5000, B6500, 1960s ALGOL JVM (1990s), PL/0 High-Level Language Computer Architecture VAX-11/780, 1970s~1980s Complex Instruction Set Computer 80x86, 1980s~ Reduced Instruction Set Computer CRAY-1, MIPS, SPARC, Intel P6 core, 1980s~ ;D=(A*B)+(B*C) ;寄存器、缓存、内存、硬盘的存储访问特性;虚拟内存、物理内存和磁盘;1980～2000年，CPU性能和内存访问性能的提高;多级缓存中缓存大小和访问未命中比率之间的关系;通过循环交换（ Loop Interchange）优化提高缓存命中率;提高数据局部性!;XScale core RISC 超流水线 ;流水线1;Multiple-issued processor Intel PIII/P4 Very Long Instruction Word (VLIW) i860 Explicitly Parallel Instruction Computers (EPIC) IA64;A centralized shared-memory multiprocessor ;多核协处理器 GPU，GPGPU;在100个处理器上想要达到80倍的加速比，串行部分的运行只能占原计算的0.25%！;12.2 地址空间;以MS-WIN下的应用程序为例，从高地址到低地址，自上而下的是： 静态数据区 全局和静态量表 代码区 程序运行栈 动态内存区 内存堆;1 // C12P1.cpp 2 #include stdafx.h 3 int global_val = 0 ; 4 int foo(int n){ 5 static int static_val = 0 ; 6 int i ; 7 for(i=0 ; i100; i++){ 8 n = n * i + global_val + static_val; 9 } 10 static_val = n / 2; 11 printf(static_val is %x\n, static_val) ; 12 return n ; 13 } 14 int main(int argc, char* argv[]){ 15 global_val = 99 ; 16 int n = foo(100) ; 17 printf(foo(100) is %x\n,n); 18 return 0; 19 };12.2.2 程序运行栈的设计;1 PUBLIC ?foo@@YAHH@Z ; foo 2 PUBLIC ??_C@_0BC@BPOF@static_val?5is?5?$CFd?6?$AA@; `string