计算机组成原理 第4章存储系统课件.ppt

第四章 存储系统;4.1 概述 一、存储系统的层次结构;2、外存储器 存放联机使用但暂不使用的程序和数据，CPU不能直接访问外存储器；需要使用时，必须从外存调入主存。 存储容量大， 速度慢， 平均成本（价格/位）低。 3、高速缓冲存储器（Cache) 速度很快，（可以与CPU匹配） 容量小， 存放的是主存部分内容的副本。;二、存储器的分类 1、按存储原理分：（即不同的存储介质） （1） 磁芯存储器 （2） 半导体存储器; （3）磁表面存储器 磁盘、磁带、磁鼓、磁卡等 （4） 光盘存储器 2、按存取方式分 （1） 随机存取存储器 （RAM） （2） 只读存储器 （ROM） （3）顺序存取存储器 （SAM） （4）直接存取存储器 （DAM）;4.2 半导体存储单元与存储芯片;2、 读写方式： 见下图读写波形图。 ; 半导体RAM存储芯片的结构原理图;2114SRAM芯片内部结构图;　　下面我们对此SRAM存储器的组成做一下具体介绍： 　　存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。　　　 　 地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。 地址译码有两种方式。 下表是地址译码的两种方式;2、引脚与功能 （1）地址线（10根） A9---A0 （2）数据线（4根） 1/O4---I/O1 （3）片选线（1根） CS （4）读写线（1根） WE （5）电源、地线（2根） VCC 、GND ;　　　　　　 2114的读周期　　　　　　　　　;二、动态MOS存储单元与芯片;（1）暂存信息状态： 字线 Z=0（低电平），管子 T 截止，电容C与位线W断开，电容C上若有电荷，则暂存信息“1”，若无电荷，存信息“0”。 （2）写入： 字线 Z=1（高电平），管子 T 导通，位线W与电容C接通。 若写“1”，则W线上加高电平，对C充电-------即写入“1” 若写“0”，则W线上加低电平，C对W线放电-------即写入“0”。 （3） 读出： 先对W线预充电，使分布电容C’上电压 VM=(VH +VL)/2。 然后，字线 Z=1， T 导通，位线W与电容C接通。 若原存“1”，则C上有电荷，电压大于VM，此时C对W线放电， W线上有电流流出--------- 读出“1”； 若原存“0”，则C上无电荷，电压小于VM，此时W线对C放电， W线上有电流流出--------- 读出“0”。;; （2）芯片引脚与功能 8根地址线：A7--------A0， 地址采用“分时复用”技术。 行选信号：RAS 列选信号：CAS （3）读写时序;三种刷新方式的时间关系;DRAM的刷新电路的原理图;（主存储器的基本结构）;4.3 主存储器组织;一、半导体存储器的逻辑结构与设计 0、基本知识： 存储容量的表示方法 ：字数（或字节数）× 位数 例： 64K × 16 、 1M × 8 、 4MB 字寻址、 字/字节寻址的概念。 1、位扩展方式 当芯片的字长小于存储器的字长时，采用位扩展。 位扩展法的要点： 各芯片的数据线与CPU数据线的各对应位采用拼接（不能将各芯片的数据线串在一起连接）----称之为“位的并联”，而各芯片的片选线应连在一起，合用一个片选信号。 ;位扩展法组成的 1K*16 的存储器;2、字扩展方式 当芯片的容量小于存储器的容量时，采用字扩展。 字扩展法的要点： 各芯片的数据线与CPU数据线的各对应位串接在一起，各芯片的片选线要分开，分别与CPU地址总线的高位地址译码后的片选信号相连。 见下面的例子： 用4片1K*4的2114芯片组成一个4K*4的存储器