第11章 工程案例课件.ppt

第11章 工程案例;11.1 数字时钟的设计; 2)绘制方块电路。单击菜单中的“放置”→“图纸符号”或单击配线工具栏中的按钮，此时光标变为十字形状并带有方块电路，将光标移动到原理图纸中适当的位置，单击鼠标确定方块电路左上角，然后拖动鼠标到适当的位置，单击即可确定方块电路的大小和位置。 3)在放置方块电路过程中按【Tab】键或者放置完成后双击方块电路对其进行属性设置。设置的最终结果如图11-1所示 ;4)放置方块电路端口。单击菜单中的“放置”→“加图纸入口”或者单击配线工具栏中的 按钮，此时光标变为十字形状，然后在需要放置端口的地方单击鼠标，完成放置。 5)在放置方块电路端口过程中按【Tab】键或者放置完成后双击方块电路端口对其进行属性设置。 按照上述方法完成剩余的方块电路和方块电路端口的放置，放置的结果如图11-2所示。;6)将有电气关系的的端口用导线连接在一起，完成层次原理图母图的绘制。最终的效果图如图11-3所示。;1)在“Projects”面板中单击鼠标右键，在弹出的菜单中单击“追加新文件到项目中” →“Schematic Library”，创建一个原理图元件库，保存并命为“AT89S52.Schlib”。具体的绘制过程，在此就不再赘述。 2)如果绘制的AT89S52元件已经绘制完成，可以直接添加到项目中，而不必要重新绘制。在“Projects”面板中单击鼠标右键，在弹出的菜单中单击“追加已有文件到项目中”，会弹出如图11-4所示的对话框，在其中选择需要的文件添加到项目中 ;4 绘制层次原理图子图 1)单击菜单中的“设计”→“根据符号创建图纸”，此时光标变为十字形状，移动光标到方块电路上，单击鼠标，在弹出的对话框中选择，是所产生的端口的电气特性与原来的方块电路中的相同，及输出仍为输出。 2)Protel DXP 2004自动生成一个名为“控制电路.SchDoc”的原理图文件并已经布置好端口，如图11-5所示。 ;3）在此原理图中放置元件并依照电气关系连接起来，适当布局调整后，得出的控制电路子图如图11-6所示。 ;4）显示电路子图如图11-7所示。;5）原理图绘制好后，需要重新排列所有元件的序号，单击菜单中的“工具”→“注释”，打开如图11-8所示的对话框，并在其中重置元件的序号 。;11.1.2 编译工程及查错 1）单击菜单中的“项目管理”→“项目管理选项”，弹出“Options for Project”窗口，如图11-9所示。 2)在“Error Reporting”选项卡中，可以设置所有可能出现错误的报告类型。 3在“Connection Matrix”选项卡中显示设置的电气连接矩阵，如图11-10所示。 ;4)单击 ,完成对“项目管理选项的设置”。 5)单击“项目管理”→“Compile PCB Project 数字时钟.PrjPCB”，系统自动进行编译。;11.1.3 生成网络报表;图11-12 “Bill of Materials”对话框 ;11.1.5 数字时钟的PCB设计 ;图11-13 工程变化订单对话框;网络表加载完成后，关闭工程变化订单对话框，此时就可看到元件封装已经加载到PCB文件中了，如图11-14所示。;自动布局结束后 的PCB如图11-16 所示。;7）手动调整布局。自动布局完成后，效果往往不理想，需要进行手工调整。手动调整布局后的效果如图11-17所示。 ;9）设计规则检查。单击菜单中的“工具”→“设计规则检查”，在弹出的“设计规则检测器”中单击“运行设计规则检查”按钮，如果有违反规则的地方，则在弹出的“Messages”面板中会显示出来。关闭“Messages”面板，DRC检查生成的报表文件如下，该报表中列出了此次DRC检查的详细信息。;Protel Design System Design Rule Check PCB File : \Protel DXP 2004数字时钟的PCB设计.PCBDOC Date : 2010-3-12 Time : 18:09:49 Processing Rule : Short-Circuit Constraint (Allowed=No) (All),(All) Rule Violations :0 Processing Rule : Broken-Net Constraint ( (All) ) Rule Violations :0 Processing Rule : Clearance Constraint (Gap=10mil) (All),(All) Rule Violations :0 Processing Rule : Width Constraint (Min=