第三章硬件描述语言VHDL2012第3讲A课件.ppt

CPLD/FPGA实用教程;本章内容; 在对VHDL的客体进行定义时，都要指定其数据类型。VHDL有多种标准的数据类型，并且允许用户自定义数据类型。;VHDL程序; 用来表示数字系统中的信号值。位值用字符‘0’或者‘1’（将值放在引号中）表示。与整数中的1和0不同，‘1’和‘0’仅仅表示一个位的两种取值。 位数据可以用来描述数字系统中总线的值。位数据不同于布尔数据，可以用转换函数进行转换。;例如： 信号定义： SIGNAL a ：BIT_VECTOR (0 TO 3)； --TO表示数组升序排列（a0a1a2a3） SIGNAL b ：BIT_VECTOR (3 DOWNTO 0)；-- DOWNTO表示数组降序排列(b3b2b1b0) 信号赋值： a=”0011”； --a(3)=’1’,a(2)=’1’,a(1)=’0’,a(0)= ’0’ b=”0011”； --b(3)=’0’,b(2)=’0’,b(1)=’1’, b(0)= ’1’ ; 一个布尔量具有两种状态，“真”或者“假”。虽然布尔量也是二值枚举量，但它和位不同没有数值的含义，也不能进行算术运算。它能进行关系运算。例如，它可以在if语句中被测试，测试结果产生一个布尔量TRUE或者FALSE。 ; 在进行算法研究或实验时，作为对硬件方案的抽象手段，常常采用实数四则运算。实数的定义值范围为－1.0E+38～+1.0E+38。实数有正负数，书写时一定要有小数点。例如：－1.0，+2.5，－1.0E+38。 ;7. 字符串（STRING）;8. 时间（TIME）;9. 错误等级（SEVERITY LEVEL）; ;VHDL程序;3.2.2 IEEE标准数据类型;1) std_logic_1164标准数据类型 TYPE STD_ULOGIC IS （ ‘U’， - - 未初始化 ‘X’， - - 不定 ‘0’， - - 低电平（输出端，常用） ‘1’， - - 高电平（输出端，常用） ‘Z’， - - 高阻（输出端，常用） ‘W’， - - 弱浮接（输入端） ‘L’， - - 弱低电平（输入端） ‘H’， - - 弱高电平（输入端） ‘—’ - - 不可能情况或者忽略 ）； ; 由定义可见，STD_ULOGIC是标准的BIT数据类型的扩展，共定义了9种值，这意味着，对于定义为数据类型是标准逻辑位STD_ULOGIC的数据对象，其可能的取值已非传统的BIT那样只有0和1两种取值，而是如上定义的那样有9种可能的取值。目前在设计中一般只使用IEEE的STD_LOGIC标准逻辑的位数据类型，BIT型则很少使用。 ; 程序包STD_LOGIC_1164中还定义了STD_LOGIC型逻辑运算符AND、NAND、OR、NOR、XOR和NOT的重载函数，以及两个转换函数，用于BIT与STD_LOGIC的相互转换。 ;STD_LOGIC 和STD_ULOGIC 数据类型的区别; 2) 标准逻辑矢量(STD_LOGIC_VECTOR)数据类型;　　3.2.3 其他预定义标准数据类型 ; 在IEEE程序包中，UNMERIC_STD和NUMERIC_BIT程序包中也定义了UNSIGNED型及SIGNED型，NUMERIC_STD是针对于STD_LOGIC型定义的，而NUMERIC_BIT是针对于BIT 型定义的。在程序包中还定义了相应的运算符重载函数。有些综合器没有附带STD_LOGIC_ARITH程序包，此时只能使用NUMBER_STD和NUMERIC_BIT程序包。 ; 1) 无符号数据类型(UNSIGNED TYPE) ; 2) 有符号数据类型(SIGNED TYPE) ;可以由用户定义的数据类型有：;1）TYPE语句与SUBTYPE的用法：;例： TYPE ST1 IS ARRAY(0 TO 15)OF STD_LOGIC； TYPE WEEK IS (SUN，MON，T