基于FPGA的链路层处理芯片S19202的配置-Read.DOC

基于FPGA的链路层处理芯片S19202的配置-Read.DOC

  1. 1、本文档共5页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA的链路层处理芯片S19202的配置-Read

基于FPGA的链路层处理芯片S19202的配置 【打印】 发表时间: 发布人: 阅读次数: 摘? 要:AMCC公司出品的链路层处理芯片S19202在实际应用中需要先进行硬件配置。通过在FPGA内部编程将其实现。本文介绍其实现方法,并给出了时序仿真波形和测试结果。 关键词:S19202? SDH?? 配置? FPGA 1? 概述 ??? AMCC公司生产的S19202CB130(简称S19202)芯片是一款链路层处理芯片,其具有POS,ATM和直接映射数据三种处理模式。通过软件配置,该芯片可以根据需要工作在三种模式的任何一种模式下。该芯片主要完成将各种链路层数据封装为SDH/SONET帧格式,SDH/SONET格式数据的转接以及从SDH/SONET中提取信息载荷的功能,其支持将ATM信元或IP包封装为一路STS-192,或四路STS-48,或十六路STM-12 全双工SDH/SONET净载荷。该芯片在发送和接收方向提供E1,E2,F1和DCC等开销字段传输的接口APS,提供了一个16位同步微处理器用于配置,控制 和状态监测。该芯片为624脚CBGA封装,采用0.18微米工艺,支持1.8V和2.5V电源。 ??? 在实际应用中,S19202需要在处理器的控制下进行工作,但是处理器和链路层处理芯片S19202之间没有直接的通道。对链路层处理芯片S19202的配置就是要实现处理器对链路层处理芯片S19202的控制。本文重点要讨论的就是用FPGA对S19202的配置方法。 2? 配置方法 ??? FPGA选用Altera公司生产的Stratix? GX系列中的EP1SGX40G。Stratix? GX 是Altera 系统级可编程芯片系列中的旗舰产品,把复杂的FPGA设计提升到了系统集成的新高度。Stratix? GX器件具有多达20个全双工收发器通道,每个通道的速率可高达3.125Gbps,满足了高速背板和芯片间通信的需求,融合了业界最快的FPGA体系和高性能的数千兆收发器技术。另外,Stratix? GX器件具有嵌入均衡电路,每个通道的功耗非常低,具有40英寸的FR4背板驱动能力。Stratix GX器件也提供了具有专用动态相位调整(DPA)电路的源同步差分信号,工作速率可高达1Gbps。 ???? EP1SGX40G型号的FPGA具有41,250个逻辑单元(LE),20个全双工收发器通道,45个全双工源同步通道,RAM总量3Mibt,14个DSP模块;112个嵌入乘法器,8个PLL,芯片封装为1020管脚BGA封装。 ??? 用FPGA对S19202进行配置的原理图如图1所示。从图中可以看出,FPGA内部由处理器译码模块和S19202配置模块组成。其中处理器译码模块接收处理器信号并产生S19202配置模块所需的控制信号,S19202配置模块产生链路层处理芯片S19202所需的信号。从而实现处理器对链路层处理芯片S19202的控制。 ???????????????????????????? 图1?? 配置原理图 ??? 处理器译码模块中输入的信号有片选信号bcs,读写控制信号brw,16位地址总线abus,反馈信号data_of_s19202reg;其输出信号有S19202写、读和复位信号s19202_wr,s19202_rd和s19202_reset,32位数据总线dbus。 ??? FPGA内部的处理器译码电路如图2所示。该模块采用50M时钟,bcs信号与其延时一级的信号相或后和brw延时三级的信号及信号abus相与,产生选择器MUX和锁存器DFF1的使能信号。选择器MUX输出的信号经译码器产生3bit代码(decode(2:0)),代码经两级延迟的信号取非后和其经一级延迟的信号相与,输出信号第0位、第1位和第2位分别为s19202_wr、S19202_rd和S19202_reset。反馈信号data_of_S19202reg经锁存器DFF1产生dbus的低16位信号,高16位置为全零。 ? 图2处理器译码电路图 ?? 处理器译码电路已在ALTERA公司的quartusII4.1环境下用VHDL编程实现,其仿真波形如图3所示。 ? 图3处理器译码电路时序仿真图 ??? FPGA内部的S19202配置模块产生链路层处理芯片S19202所需信号,信号类型为 3.3V LVTTL,具体接口信号如表1所列:(I/O类型对链路层处理芯片) 表1?? FPGA内部配置模块信号列表 ??? s19202配置为采用16比特同步motorola模式(0模式),这一模式支持MPC860微处理器总线时序,时钟上升沿完成操作,如产生信号、改变状态、锁存数据等。配置模块用VHDL语言编程实现(电路如图4所示)。通过配置,产生了s19202片选、读写

您可能关注的文档

文档评论(0)

xiaozu + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档