实习报告14张林强.PDF

实习报告 (姓名：张林强 学号：2217102021) 2005.1.17 我于2004 年8 月4 日开始在深圳集成微电子有限公司设计部版 图组实习.这段时间我一直在做集成电路的版图设计工作.现将该段时 间的工作内容,工作结果及结果分析归纳如下: 一: 刚到公司时, 由于还没有接触过Cadence-virtuoso 版图工具, 所以开始一个星期就在熟悉 Virtuoso 的各种命令并开始练习画触发 器(但只是照着别人的样本画).熟悉命令后,我就开始照着 Schematik 画图, 从小的单元开始逐渐画到大的单元，我画了倒相器（INV ）、与 非门（NAND ）、或非门（NOR ）、多路选择器（MUX ）、或与非门（OAI ）、 与或非门（AOI ）、T 触发器、D 触发器等.与此同时,我不断的请教公 司的熟手,询问画图的技巧以不断的提高自己的画图能力.其中有几点 体会值得提一下: 1 电源的扩散能共用就最好放在一起,这样就能节省很多芯片面 积,节省成本. 2 电源线和地线上要尽可能打多的孔,一来确保良好的接触.也可 以大大减少电阻和延时 3 阱, 电源和地线能共用就最好共用,不仅可以节省芯片面积,还可 以减小寄生电阻和寄生电容(虽然公司做的都是低频率,低功耗的铝栅 工艺产品,基本都是2.25 微米和3 微米,无须过多的考虑各种寄生参数, 但我认为了解各种寄生参数的形成和如何避免是很有必要的) 4 还要防止锁定效应（Latch_up ）, 以避免电路琐定,造成逻辑功能 混乱或烧毁器件. 二: 掌握基本画图方法,原理和技巧后我就开始帮助公司做产品. 我们采用的是拼接的方法,各自完成的单元要通过 DRC 和 LVS,其中 技术文件DRC 是对IC 版图做几何空间检查, 以确保线路能够被特定 加工工艺实现.,LVS 是将版图与电路图做对比, 以确保电路的连接,与 MOS 的长宽值是否匹配.DRC 的最小尺寸是由Foundry 厂提供的.技术 文件包含了设计必须的很多信息,对设计,尤其是版图设计很重要,它 包含层的定义,符号化器件定义,几何,物理. 电学设计规则, 以及一些针 对特定Cadence 工具的规则定义,如自动布局布线的规则,版图转换成 GDS-2 时所使用层号的定义,然后再交由一人拼接完成总图. 三: 我按照拼接的方法独立完成了一个简单闪灯芯片的版图.并 且成功通过DRC 和LVS. 自己完成总图我有以下几点体会. 1 首先要观察每一个小的模块有多少输入和输出端,该模块和哪 些模块之间有连接关系 2 按照要使连线最短,最简单的布局方式将各个模块合理的安排 在版图上. 3 确定整个芯片的输入和输出端,使输入端(输出端) 的PAD 和内 部的输入管(输出管)连线最短, 以防止连线过长带来的不必要 的延时影响整个芯片的工作. 4 最后在确保芯片电路的性能不受影响的情况下要想办法减少 芯片面积,最后完成整个芯片的版图. 5 通过拼接整个版图,我知道如何做芯片的输入保护(一般做的 二极管输入输出保护) 以确保芯片能在一定过冲的情况下稳定 工作. 6 知道如何做相应的输出管以满足所需的驱动能力. 四: 后来我们几人合作完成了二个手表芯片的反向提取工作.一个 是铝栅的,一个是硅栅的.其中铝栅芯片版图是从照片提取逻辑, 由于照片的清晰度不是很高,所以提取时难度要大一点,但只要 分析出了有哪几种触发器就好办多了.硅栅芯片版图是在工作 站上提取,清晰度比较高,而且硅栅版图要简单的多(只要多晶硅 越过扩散就是一个管子),所以提取时就要简单一些.对提取工作 我有以下的体会: 1: 明显的感到硅栅工艺优于铝栅工艺: 硅栅是二层半布线(一 层是金属,一层扩散,多晶既可以做栅又可以做连线),而铝栅只有 一层扩散和一层金属.再加上硅栅管子的构造较简单,所以相同 门数的芯片用硅栅工艺做要比用铝栅工艺做出的面积小得多. 2: 在提图时我也遇到了很多模拟部分的版图，明显觉得模