2 .逻辑代数与硬件描述语言基础课件.ppt

2 .逻辑代数与硬件描述语言基础 ;教学基本要求; 2.1.1 逻辑代数的基本定律和恒等式 ;2.1 逻辑代数;　1、基本公式;重叠律：;2、基本公式的证明; 2.1.2 逻辑代数的基本规则 ;对于任意一个逻辑表达式L，若将其中所有的与（? ）换成或（+），或（+）换成与（?）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。;对于任何逻辑函数式，若将其中的与（? ）换成或（+），或（+）换成与（?）；并将1换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作 。 ;2、逻辑函数的化简方法;吸收法： ;) 例2.1.7 已知逻辑函数表达式为 ;例2.1.8 试对逻辑函数表达式;2.2 逻辑函数的卡诺图化简法;1.逻辑代数与普通代数的公式易混淆，化简过程要求对所 有公式熟练掌握； 2.代数法化简无一套完善的方法可循，它依赖于人的经验 和灵活性； 3.用这种化简方法技巧强，较难掌握。特别是对代数化简 后得到的逻辑表达式是否是最简式判断有一定困难。 卡诺图法可以比较简便地得到最简的逻辑表达式。;n个变量X1, X2, …, Xn的最小项是n个因子的乘积，每个变量 都以它的原变量或非变量的形式在乘积项中出现，且仅出 现一次。一般n个变量的最小项应有2n个。 ;对于变量的任一组取值，全体最小项之和为1。 3、最小项的编号 mi; 2.2.2 逻辑函数的最小项表达式 ; 例2 将 ;2.2.3 用卡诺图表示逻辑函数;3. 已知逻辑函数画卡诺图;例2 画出下式的卡诺图; 2.2.4 用卡诺图化简逻辑函数 ;2、化简的步骤 ;画包围圈时应遵循的原则： ;例 :用卡诺图法化简下列逻辑函数;0;2.2.5 含无关项的逻辑函数及其化简;例: 要求设计一个逻辑电路，能够判断一位十进制数是奇数还是偶数，当十进制数为奇数时，电路输出为1，当十进制数为偶数时，电路输出为0。;(2) 具有无关项的逻辑函数的化简; 2.3.1 Verilog语言的基本语法规则 2.3.2 变量的数据类型 2.3.3 Verilog程序的基本结构 2.3.4 逻辑功能的仿真与测试 ;硬件描述语言HDL(Hardware Description Languag ) 类似于高级程序设计语言.它是一种以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑???路图、逻辑表达式，复杂数字逻辑系统所的逻辑功能。HDL是高层次自动化设计的起点和基础.; ;2.3.1 Verilog语言的基本语法规则 ;为了表示数字逻辑电路的逻辑状态，Verilog语言规定了 4种基本的逻辑值。 ;5．常量及其表示;2.3.2 变量的数据类型 ;寄存器型变量对应的是具有状态保持作用的电等路元件,如触发器寄存器。寄存器型变量只能在initial或always内部被赋值。;2、每个模块先要进行端口的定义，并说明输入（input)和输出 （output),然后对模块功能进行描述。 ;模块定义的一般语法结构如下：;端口类型说明;2.3.4 逻辑功能的仿真与测试