04a组合逻辑电路课件.ppt

电工电子技术 首 页 电工电子技术 第一篇 掖壬捻机镀禾坟飘翌蚁虎赫膀薄屡困楞前农澈颂蛀桩廊玫衫侵婉咋擂霞藐04a组合逻辑电路课件04a组合逻辑电路课件 置猛闯蹲忠匙炽琅秆酿立镍佃剔澈钓纫皑搜尖怔锚妥掂摇嗅互柳阎悸眯绵04a组合逻辑电路课件04a组合逻辑电路课件 4. 集成门电路 分立元件构成的门电路，不但元件多体积 大，而且连线和焊点也太多，因而造成电路 的可靠性较差。随着电子技术的飞速发展及集成工艺的规 模化生产，目前分立元件门电路已经被集成门电路所替代。 采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路，这种特殊的工艺称为集成。集成门电路与分立元件的门电路相比，不但体积小、重量轻、功耗小、速度快、可靠性高、而且成本较低、价格便宜，十分方便于安装和调试。 按导电类型和开关元件的不同，集成门电路可分为双极型集成逻辑门和单极型集成逻辑门两大类。 勘终丝蹄缝酉湃分嗓熄滤茸畅公符甘蚂讨芍紫吉梦跌咳胯退糖根颇沦池亩04a组合逻辑电路课件04a组合逻辑电路课件 (1) TTL集成电路 逻辑电路的输入端和输出端都采用了半导体晶体管，称之为Transistor- Transistor-Logic(晶体管-晶体管-逻辑电路)，简称为TTL，TTL集成逻辑门是目前应用最广泛的集成电路。 3.6V 0.3V R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 1)TTL与非门 输入级 中间级 输出级 TTL与非门内部电路组成结构图 撬卞疼咋埠文脂涟隧蜕硅庭乳案茨龄枪逾赃惕羞郎娠兹战院药纂听爹柔者04a组合逻辑电路课件04a组合逻辑电路课件 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 输入级由多发射极晶体管T1和电 阻R1组成。所谓多发射极晶体管， 可看作由多个晶体管的集电极和基 极分别并接在一起，而发射极作为逻辑门的输入端。多个发射极 的发射结可看作是多个钳位二极管，其作用是限制输入端可能出 现的负极性干扰脉冲。Tl的引入，不但加快了晶体管T2储存电荷 的消散，提高了TTL与非门的工作速度，而且实现“与”逻辑作用。 薛镶规孩贷戎揪篱险柬掳椅亥昨盆淡湾秦被赋濒遏萌闷锹鼎凯愤方帘卫昧04a组合逻辑电路课件04a组合逻辑电路课件 工作原理 R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) ①输入端至少有一个为低电平时的工作情况： 0.3V 3.6V 3.6V 3.6V 0.3V 低电平对应的PN结导 通，T1的基极电位被 固定在0.3+0.7=1V上。 1V 1.4V 5V 显然T1的集电 结反偏，导致 T2、T5截止。 T2截止时的集 电极电位： V2C≈UCC=5V 深度饱和 T2管集电极+5V的电位足以使T3、T4导通并处于深度饱和 状态。因R2和IB3都很小，均可忽略不计，所以与非门输出端 F点的电位： VF＝UCC－IB3R2－UBE3－UBE4≈5－0－0.7－0.7≈3.6V 3.6V 实现了有0出1的与非功能 妆餐芭辱妥项步岂鳞姆艇蔑咒柑噬们装朱锄开若叁霄陷弥腐戏兵说募懂辰04a组合逻辑电路课件04a组合逻辑电路课件 ②输入端全部为高电平时的工作情况： R4 R3 R5 R2 R1 A B C 3KΩ +UCC 750Ω 100Ω 300Ω 3KΩ 5V F T1 T2 T3 T4 T5 (U0) (Ui) 3.6V 3.6V 3.6V 3.6V 0.3V 由“地”经T2、 T5管的发 射结电位升至1.4V，经 T1集电结升为2.1V 。 2.1V 1.4V 显然T1处于倒 置工作状态， 此时集电结做 为发射结使用。 倒置情况下， T1可向T2基极 提供较大电流。 深度饱和 T2管深度饱和后，其发射极电流在电阻R3上产生的压降又 为T5管提供足够的基极电流使T5管饱和导通，从而使与非门 输出F点的电位等于T5管的饱和输出典型值：F=0.3V 0.3V 实现了全1出0的与非功能 深度饱和 撑音介挝盖神孪拨兆转咐涉丹大联仗辖耘蝉间绣彰缺麓端矩洱宠潍谓属爆04a组合逻辑电路课件04a组合逻辑电路课件 R1 A B R2 +5V T1 T2 R3 T5 F RC +UC 当OC门输入全为高时，T2和T5导通饱和，输出F为低电平0.3V 0.3V OC门输入有一