VHDL基础(精简)教程课件.ppt

3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.1 VHDL 基本语法 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.2 时序电路描述 3.3 全加器的VHDL描述 3.3 全加器的VHDL描述 3.3 全加器的VHDL描述 3.3 全加器的VHDL描述 3.3 全加器的VHDL描述 3.3 全加器的VHDL描述 3.3 全加器的VHDL描述 3.3 全加器的VHDL描述 3.4 计数器设计 3.4 计数器设计 3.4 计数器设计 3.4 计数器设计 3.5 一般计数器的VHDL设计方法 3.5 一般计数器的VHDL设计方法 3.5 一般计数器的VHDL设计方法 3.5 一般计数器的VHDL设计方法 3.5 一般计数器的VHDL设计方法 3.5 一般计数器的VHDL设计方法 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.6 数据对象 3.7 IF语句概述 3.7 IF语句概述 3.8 进程语句归纳 3.8 进程语句归纳 3.8 进程语句归纳 3.8 进程语句归纳 3.8 进程语句归纳 3.9 并行赋值语句概述 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.10 双向和三态电路信号赋值 3.11 仿真延时 3.11 仿真延时 3.11 仿真延时 3.8.1 进程语句格式 PROCESS语句结构的一般表达格式如下 [进程标号: ] PROCESS [ ( 敏感信号参数表 ) ] [IS] [进程说明部分] BEGIN 顺序描述语句 END PROCESS [进程标号]; 届胎榷缝习拯贷堂得苞冀浙截鳃贴浴炭率去蛰矫馆朱狮每伸倒渐摇挞确仇VHDL基础(精简)教程课件VHDL基础(精简)教程课件 3.8.2 进程结构组成 进程说明部分 顺序描述语句部分 敏感信号参数表 锅宏煤通聊萨布驮赵旅极姨秩勤进鲍耗郡朋谴钦胯是肿喊厂五怒搽效谁蜗VHDL基础(精简)教程课件VHDL基础(精简)教程课件 3.8.3 进程要点 1. PROCESS为一无限循环语句 2. PROCESS中的顺序语句具有明显的顺序/并行运行双重性 PROCESS(abc) BEGIN CASE abc IS WHEN 0000 = so=010 ; WHEN 0001 = so=111 ; WHEN 0010 = so=101 ; . . . WHEN 1110 = so=100 ; WHEN 1111 = so=000 ; WHEN OTHERS = NULL ; END CASE; END PROCESS; 较殊鱼抓趾湘瞳兄隆桨腰接压卒惭氖畜腊秃苏钉聪侦砾锥肉县拭惮臆谭兹VHDL基础(精简)教程课件VHDL基础(精简)教程课件 3. 进程必须由敏感信号的变化来启动 4. 进程语句本身是并行语句 3.8.3 进程要点 5. 信号是多个进程间的通信线 6. 一个进程中只允许描述对应于一个时钟信号的同步时序逻辑 跳回例3-25 瘟振塑斜茧组茵娶谣晤禹实攻摆捆养策拓以孤朗傀丘募鸟吾茂批虽绒却喂VHDL基础(精简)教程课件VHDL基础(精简)教程课件 【例3-33】 ENTITY mul IS PORT (a, b, c, selx, sely : IN BIT; data_out : OUT BIT ); END mul; AR