第4章组合逻辑电路-3.ppt

课堂练习：将BCD的8421码转换为余3码。 图 4.2.34 ( c ) 简化符号 ——全加器 A3 A2 A1 A0 + S0 B3 B2 B1 B0 CI C0 C1 C2 S1 S2 S3 CO 低位 的进位 向高位 的进位 注:当相加结果S3S2S1S0 为1010时,应修正! 解：当小数部分大于4 时, 整数部分应加 1, 即 A3 A2 A1 A0 ? 1 CO S3 S2 S1 S0 例 4.2.2 已知BCD码 (A3A2A1A0 . a3a2a1a0)8421BCD， 试设计一个电路将该数四舍五入。 3.全加器的应用举例 因为1010不是(10)10的8421BCD码表示形式,正确结果应为 0001 0000,所以 1 0 1 0 ? 0 1 1 0 0 0 0 1 0 0 0 0 非法码 加6修正 电路分析如下： ——全加器 4 图 4.2.35 增加按键、编码器74147、显示译码器7448、数码管可以构成一个实用的按键显示电路。 ——全加器 E=A3A0 0 1 1 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 0 0 0 1 0 1 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 Y0 Y1 Y2 Y3 A B C D 输 出 输 入 思考题 1.利用数据选择器设计组合电路的步骤是什么？ 作业题 4.14 (1) (4) 4.15 (1) 4.17 4.21 图4.2.20 (c)简化符号 使能端 地址 输入端 数据输入端 输出端 EN=0 时，器件工作，得到一组二进制输入对应的十进制输出，以此数作为下标的D端被选中。 EN = 0 时, Y = A1A0D0+ A1A0D1+ A1A0D2 + A1A0D3 表4.2.9 四选一MUX的功能表 四选一MUX的逻辑表达式 四选一MUX的卡诺图 图4.2.24 ( b ) 图 4.2.21 74153的简化逻辑符号 第一组输入 第二组输入 第一组输出 第二组输出 2四选一MUX 图4.2.22 (b) 简化符号 使能端 地址 输入端 数据输入端 输出端 八选一MUX的功能表 八选一MUX的逻辑表达式 八选一MUX的卡诺图 图4.2.24 ( a ) E=A3A0 E（FAB =1） ?须+0110修正 第4章 组合逻辑电路 章目录 2. 八选一数据选择器74151 四、数据比较器 1. 四位并行数据比较器7485 4. 用数据选择器设计组合逻辑电路 2. 数据比较器的应用举例 三、数据选择器 1. 四选一数据选择器74153（2四选一MUX） 4.2 中规模集成组合逻辑电路 3. MUX的扩展 ——中规模集成组合逻辑电路 五、全加器 2. 四位超前进位全加器74283 3. 全加器的应用举例 1. 四位串行进位全加器 作业 ——中规模集成组合逻辑电路 三、数据选择器 图4.2.19 数据选择器和数据分配器示意图 数据选择器又称多路选择器(Multiplexer, 简称MUX)。每次在地址输入的控制下, 从多路输入数据中选择一路输出。 数据选择器类似一个多投开关，而选择哪一路信号由相应的一组控制信号控制。 ——中规模集成组合逻辑电路 1.四选一数据选择器 图4.2.20 (c) 四选一MUX的简化符号 四选一MUX的卡诺图及逻辑表达式 图4.2.21 74153的简化逻辑符号 2.八选一数据选择器 图4.2.22 (b) 八选一MUX的简化符号 八选一MUX的卡诺图及逻辑表达式 表4.2.9 四选一MUX的功能表 八选一MUX的功能表 ——中规模集成组合逻辑电路 4.用数据选择器设计组合逻辑电路 3.MUX的扩展 例1：用一片74LS153组成8选1MUX 例2：用多片74LS153组成8选1和16选1MUX 例1~例6： 用数据选择器设计组合逻辑电路的步骤： 例4.2.1：分别用一片74151和?-74153 实现函数 ——中规模集成组合逻辑电路 用数据选择器分时传输组成动态译码 例1：用一片74LS153组成一个八选一MUX: (高位) A2 (低位) A0 A1 分析：74153为 2-四选一MUX。 A2=0 : 片(1)工作； A2=1 : 片(2)工作。 选 择 信 号 （3位） ——数据选择器 可见,不用使能端也能进行扩展. 例2：用多片74LS153组成 8选1和16选1MUX。 ——数据选择器