第8章 并行总线扩展.ppt

第8章　并行总线扩展 地址总线(AB-AddressBus) 地址总线宽度16bit（A[15：0]），寻址空间64KByte； P0口提供低8位地址A[7：0]; P2口提供高8位地址A[15：8]； 数据总线(DB-DataBus) 数据总线宽度为8bit ( D[7:0] )； P0口提供8位数据总线； 控制总线(CB-ContolBus) ALE：地址锁存信号，锁存P0口提供的A[7：0]； /WR：外部数据存储器写使能信号； /RD：外部数据存储器读使能信号； /PSEN：外部程序存储器读使能信号。 为什么要扩展I/O口？ 如何扩展I/O口? 使用8D锁存器74HC373扩展8位输出接口; 使用8位三态缓冲器74HC244扩展8位输入接口. 输出端口口地址为：BFFFH，10xx-xxxx-xxxx-xxxxB 输入端口口地址为：7FFFH，01xx-xxxx-xxxx-xxxxB 1、明确最小应用系统组成； 2、并行总线组成、读写时序； 地址锁存、片选方法； 3、存储器的扩展； 4、I/O口的扩展。 8.4 并行I/O口的扩展 控制字寄存器定义： 8.4 并行I/O口的扩展 方式0 (Mode 0) --基本输入输出。 方式1 (Mode 1) --选通输入输出。 方式2 (Mode 2) --双向传送。 8255有3种工作方式 例3 假定选择8255的PA口为输出口，PB口为输入口，PC口为输出口，电路连接如下页所示。 （1）写出控制字寄存器、PA口、PB口、PC口的口地址； （2）写出控制字寄存器的控制字及初始化语句； （3）编写子函数，将立即数53H输出到PA口，立即数2CH输出到PC口，将PB口的状态读入并存放到内部数据存储器的45H单元中。 8.4 并行I/O口的扩展 （2）设置PA口输出, PB口输入，PC口输出 控制字寄存器的控制字为1000_0010B , XBYTE[0x7FFF]=0x82; // 8255初始化 8.4 并行I/O口的扩展 （1） 控制寄存器：0111_1111_1111_1111B, 7FFFH PA口：0111_1100_1111_1111b, 7CFFH PB口：0111_1101_1111_1111b, 7DFFH PC口：0111_1110_1111_1111b, 7EFFH （3） void 8255OPR(void) {XBYTE[0x7CFF]=0x53 ； //将53H输出到PA口 XBYTE[0x7EFF]= 0x2CH ；//将2CH写入PC口 DBYTE[0x45]=XBYTE[0x7DFF]；将PB口状态读入保存 } 本章小节 单片机原理及应用 本章学习要求： 1.掌握单片机并行扩展总线构成； 2.掌握并行接口扩展的地址锁存、片选编址方法； 3.掌握外部存储器的并行扩展； 4.掌握I/O口的并行扩展。 8.1 AT89C51单片机的并行总线 三组信息需要交换: 1.输出地址 2.输出数据或输入数据 3.明确写操作或读操作 XBYTE[0x300D]=0x4f; 8.1 AT89C51单片机的并行总线 写时序 XBYTE[0x300D]=0x4f; 0DH 30H 4FH 启动写操作 结束写操作 写入时间t 指令-引脚-时序 8.1 AT89C51单片机的并行总线 读时序 已知300DH单元内数据为3FH uchar data temp; temp=XBYTE[0x300D]; 0DH 30H 外部RAM输出 300DH单元数据 停止输出数据 指令-引脚-时序 8.1 AT89C51单片机的并行总线 8D锁存器74HC373 §8.2.1 地址锁存 (P0口地址数据复用信号的分离) 8.2 地址锁存与片选方法 LE信号为高，输出随输入变化； LE信号为低，输出保持不变。 什么是D锁发器? 8.2 AT89C51单片机的外部扩展性能 外部总线写时序 8.2 AT89C51单片机的外部扩展性能 §8.2.1 片选方法（寻址方式） 8.2 AT89C51单片机的外部扩展性能 6116 2Kbyte A[10:0] 6116 2Kbyte A[10:0] 6116 2Kbyte A[10:0] /WR /RD A[15:0] D[7:0] /CS /CS /CS I II III 8.2 AT89C51单片机的外部扩展性能 一 线选法寻址 直接将未使用的高位地址线连到芯片的片选信号上。 该方法具有电路简单的特点，仅适合简单系统的扩展。 III II I 芯片 C000H-C7FFH A000H-A7FFH 6000H-67FF