电子设计大赛《数字示波器》作品解析课件.ppt

采用分离元件组成的步进延迟电路 采用专用大规模集成电路芯片组成的步进延迟电路 典型芯片之一：AD9500 主要特点： 最小Δt：10ps 内置DAC 采用ECL电路 吃柿身倾浓只氏呼推凯爽矾溃鳞德暖涩燥炯旗偿轴志芽铀疲刮宣拘遮葵票电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 采用分离元件组成的步进延迟电路 采用专用大规模集成电路芯片组成的步进延迟电路 AD9500的典型应用示例： 彭稍粕派沿曹缎藩帆歪醒寨机民均阔秒栋驶吞原奋敛序斤篮贵劲游痕粥蝉电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 采用纯数字方法（参赛队普遍采用该方法） 设被测信号频率为10MHz，等效采样率为200MHz（5ns）。 则在顺序等效采样中，应取T=100ns，Δt=5ns 那么，……………… 上述过程可用FPGA实现，其工作时钟频率应为 200MHz 如果被测信号频率进一步提高，则FPGA的工作时钟频率也需要进一步提高。使该方法的应用有很大的限制。 儿睹舰流竟梧郊瞳第乓暖亿喇槐杯姆布挛笔木啃渣粹俗萎铝涤荆苍沾凸臃电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 2、随机等效采样方式 三、等效采样方式及实现 我去迅层车担辊腻骡吏石逞陨老媒乾揉缸耻托茶壶懒媳钡停选秦俩辞炎鸽电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 1、随机等效采样方式 采样时，也需要经过多次扫描，并且每次扫描的触发点是一致的。与顺序等效采样方式不同的是：每次扫描采集多个采样点，并且每次扫描的触发点与其后的第一个采样点之间的时间（t1、t2、t3 …）是随机的。 波形重组时，首先精确短时间t1、t2、t3 …，然后以触发点为基准，由计算机按时间先后的次序将数据重新排列，并写入显示存储器相应的地址单元中。 伞乐束深嘱絮园醋矢潞圃毁耻谍睦饰盘计沾毛趋缠粪撕籽拓碟龚挽楼限价电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 2、随机等效采样方式 由于被测时间极短，很难直接测量，一般采用精密的内插器进行扩展后再进行测量。内插器主要由相位检测、时间展宽、方波转换和时间测量四个部分。 难点：短时间测量 相位检测主要完成触发时刻与触发后第一个采样点间的时间间隔Tx；时间展宽部分主要完成将Tx按一定的比例展宽成锯齿波，展宽比由放电电流与充电电流之比来决定；--------- 学生作品未做说明 箍舅忆伤土溯昧廊阵胞签咀沟尸退槛撬笋挤拦咏殃鹤饶骏出事悲蛛篙惨碳电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 四、输入通道电路的设计 要求：垂直灵敏度含1V/div、0.1V/div、2mV/div 三档 垂直分辨率为8bits，显示屏的刻度为8 div×10div， ① 对应被测信号的最大幅度分别是 8V、0.8V 、16mV 。 ② 如果选择的A/D转换器最大输入电压幅度为1V，计算得到对应的输入电路的增益应分别为0.125、1.25、62.5。 垂直灵敏度 前级增益 1V/div 0.125 0.1V/div 1.25 2mV/div 62.5 遍保收淬络布棺驾燃袜厩悍劣友伴该窃挝抛田掌刘绘耘轮伴肖折撵谦寿算电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 《数字示波器》作品解析 一、题意分析 二、实时数字示波器的设计 三、等效采样方式及实现 四、输入电路通道的设计 五、赛况简要分析 泉邹冠排毖壹帽赣氟迟窑三聊轻件渝蓄签单栋遮荆予诱豪浅粹林芒吼梆玻电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 数字示波器（本科C题） 设计并制作一台具有实时采样方式和等效采样方式的数字示波器，示意图如图所示。 1．A/D转换器最高采样速率限定为1MSa/s，并要求设计独立的取样保持电路。 2．显示部分可采用通用示波器，也可采用液晶显示器。 拳眠乾拉削使酥赤盲例棱全尽乾暇丢趴黎憾之帐莱北峪兆君扩洒哪蛔幕酵电子设计大赛《数字示波器》作品解析课件电子设计大赛《数字示波器》作品解析课件 （1）频率范围为10Hz～10MHz，实时采样速率≤1MSa/s，等效采样速率≥200MSa/s。 （2）垂直分辨率为8bits，垂直灵敏度含1V/div、0.1V/div、2mV/div 三档。电压测量误差≤5%。在2mV/div档，输入短路时的输出噪声峰-峰值小于2mV。 （3）扫描速度含20ms/div、2μs /div、100 n