非同步计数器的设计.PPT

=== 第 8 章 循序邏輯的設計與應用 === 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-1 時鐘脈波產生器 8-2 暫存器 8-2 暫存器 8-2 暫存器 8-2 暫存器 8-2 暫存器 8-2 暫存器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-3 非同步計數器 8-4 狀態圖與狀態表簡介 8-4 狀態圖與狀態表簡介 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-5 同步計數器 8-6 移位計數器 8-6 移位計數器 8-6 移位計數器 8-6 移位計數器 8-6 移位計數器 8-6 移位計數器 8-6 移位計數器 8-6 移位計數器 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-7 循序邏輯設計 8-8 實例應用介紹 8-8 實例應用介紹 8-8 實例應用介紹 8-8 實例應用介紹 奇數強森計數器 　　n 級串列移位暫存器，若將最後一級正反器的Q 和　交叉回授到第一級的 K 和 J，則形成“模-2n”的計數器。但若提前一級將 Q 回授到 K，則形成“模- ( 2n ?1 ) ”的奇數型強森計數器。 (續) 如本例圖所示之計數器，它有哪些輸出狀態？ 本電路與圖 8-26 相同都是偶數型的強森計數器，它只是將 J-K改成 D型正反器，並將最後一級的反相輸出　 回授到第一級的輸入 DA 罷了。設一開始 QA QB QC QD = 0000，則 DA = 　 = 1。當時序觸發　 的 1 就會依序移入，直到QA QB QC QD = 1111，才因QD = 1，使　 轉為 0。接著　 的 0 又隨著時序移入，使QA QB QC QD 又依序回到 0000。故其輸出狀態依序為0000→1000→1100→1110→1111→0111→0011→0001→0000（循環）計有 8 個狀態，是為模-8 計數器。 　　狀態機有莫爾機（Moore machine）與米利機（Mealy machine）兩種 。莫爾機的輸出狀態只與目前的內部狀態有關 ，米 利 機的輸出狀態則受目前狀態與外部輸入控制。 　　狀態表的化簡就是將“相等”或“等效”的狀態刪除。 相等：兩狀態在所有相同的輸入條件下，有相　　　　同的次態與輸出。 等效：指兩狀態的輸出相同，而次態等位。 試簡化右圖的狀態表。 (1) 由現態 S0 往下逐列 比 較可得 S1 與 S2 “等效”。故刪除 S2 列並將其 它 次 態的 S2 以 S1 取代，可得下圖(a)所示。 (2) 審視圖(a)可知 S3 與 S4“相等”，故刪除 S4 列，並將其它次態的 S4 以 S3 取代，可得圖(b)之最簡結果。 依需求列出狀態圖。 將狀態圖改成狀態表。 化簡狀態表。 狀態指定。 決定正反器的數量與類型。 列示狀態激勵表。 化簡求出各正反器的輸入方程式與終端輸出方程式。 繪出電路圖。 試以莫爾模型設計一組串列資料偵測器，若輸入訊號(I)中有 011 輸入，輸出 f 就同步送出 1，否則就為0。 依題意得其狀態圖如圖(a)所示。其中因莫爾電路的輸出僅與正反器的內部狀態有關，故在狀態名稱旁另以斜線標示輸出值。如　　 表示在 S0 狀態下，其輸出為 0。整個變化流程如下： ? S0 狀態（輸出0）：若輸入為 1，則維持S0 不變。若輸入 0，則電路由 S0 轉入 S1 狀態，表示偵測到 0 輸入。 S1 狀態（輸出 0）：若輸入為 0，則維持 S1 不變。若輸入 1，則電路由 S1 轉入 S2