网站大量收购独家精品文档,联系QQ:2885784924

2ARM嵌入式处理器课件.ppt

  1. 1、本文档共111页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
2ARM嵌入式处理器课件

第2章 ARM嵌入式处理器; ARM嵌入处理器介绍 ARM7TDMI体系结构 ARM7TDMI编程模型 ARM指令介绍;ARM简介 ARM处理器及其特点 ARM处理器核系列; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM嵌入处理器介绍; ARM7TDMI简介 ARM7TDMI的模块和内部框图 体系结构直接支持的数据类型;ARM7TDMI体系结构;ARM7TDMI体系结构;ARM7TDMI体系结构; ARM7TDMI的模块和内核框图;ARM7TDMI体系结构;ARM7TDMI体系结构;ARM7TDMI体系结构;ARM7TDMI体系结构;体系结构直接支持的数据类型;处理器状态 处理器模式 内部寄存器 程序状态寄存器 异常 复位 存储器及存储器映射I/O 指令及寻址方式; 处理器状态;THUMB指令是ARM指令的子集;处理器状态 处理器模式 内部寄存器 程序状态寄存器 异常 复位 存储器及存储器映射I/O 指令及寻址方式; 处理器模式;与用户模式类似,但具有可以直接切换到其它模式等特权; 处理器模式; 处理器模式;3.6 处理器模式;处理器状态 处理器模式 内部寄存器 程序状态寄存器 异常 复位 存储器及存储器映射I/O 指令及寻址方式; 内部寄存器;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;寄存器类别;Lable; 内部寄存器;寄存器类别; 内部寄存器;寄存器类别; 内部寄存器;处理器状态 处理器模式 内部寄存器 程序状态寄存器 异常 复位 存储器及存储器映射I/O 指令及寻址方式; 程序状态寄存器;N; 程序状态寄存器; 程序状态寄存器; 程序状态寄存器; 程序状态寄存器; 程序状态寄存器; 程序状态寄存器; 程序状态寄存器; 程序状态寄存器;处理器状态 处理器模式 内部寄存器 程序状态寄存器 异常 复位 存储器及存储器映射I/O 指令及寻址方式; 异常; 异常;当异常结束时,异常处理程序需要完成: 1.将LR中的值减去偏移量后存入PC,偏移量根据异常的类型而有所不同; 2.将SPSR的值复制回CPSR; 注:恢复CPSR的动作会将T、F和I位自动恢复为异常发生前的值。;程序A;在异常处理结束后,异常处理程序完成以下动作:;异常;异常进入/返回; 异常; 如果异常处理程序已经把返回地址拷贝到堆栈,那么可以使用一条多寄存器传送指令来恢复用户寄存器并实现返回。; 快速中断请求(FIQ)适用于对一个突发事件的快速响应,这得益于在ARM状态中,快中断模式有8个专用的寄存器可用来满足寄存器保护的需要(这可以加速上下文切换的速度)。 不管异常入口是来自ARM状态还是Thumb状态,FIQ处理程序都会通过执行下面的指令从中断返回: SUBS PC,R14_fiq,#4 在一个特权模式中,可以通过置位CPSR中的F位来禁止FIQ异常。; 中断请求(IRQ)异常是一个由nIRQ输入端的低电平所产生的正常中断(在具体的芯片中,nIRQ由片内外设拉低,nIRQ是内核的一个信号,对用户不可见)。IRQ的优先级低于FIQ。对于FIQ序列它是被屏蔽的。任何时候在一个特权模式下,都可通过置位CPSR中的I 位来禁止IRQ。 不管异常入口是来自ARM状态还是Thumb状态,FIQ处理程序都会通过执行下面的指令从中断返回: SUBS PC,R14_fiq,#4; 中止发生在对存储器的访问不能完成时,中止包含两种类型: 预取中止 发生在指令预取过程中 数据中止 发生在对数据访问时; 当发生预取中止时,ARM7TDMI内核将预取的指令标记为无效,但在指令到达流水线的执行阶段时才进入异常。如果指令在流水线中因为发生分支而没有被执行,中止将不会发生。 在处理中止的原因之后,不管处于哪种处理器操作状态,处理程序都会执行下面的指令恢复PC和CPSR并重试被中止的指令: SUBS PC,R14_abt,#4; 在修复产生中止的原因后,不管处于哪种处理器操作状态,处理程序都必须执行下面的返回指令 : SUBS PC,R

您可能关注的文档

文档评论(0)

xcs88858 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8130065136000003

1亿VIP精品文档

相关文档